Die Dissertationsschrift stellt eine Methodik und die Infrastruktur zur Entwicklung von dynamisch verteilbaren Anwendungen für heterogene Computersysteme vor. Diese Computersysteme besitzen vielfältige Rechenwerke, die Berechnungen in den Domänen Software und Hardware realisieren. Als erster Schritt wird ein übergreifendes und integriertes Vorgehen für den Anwendungsentwurf auf Basis eines abstrakten “Single-Source” Ansatzes entwickelt. Durch die Virtualisierung der Rechenwerke wird die preemptive Verteilung der Anwendungen auch über die Domänengrenzen möglich. Die Anwendungsentwicklung für diese Computersysteme bedarf einer durchgehend automatisierten Entwurfsunterstützung. In der Arbeit wird der dazu vorgeschlagene Ansatz formalisiert und eine neuartige Unterbrechungspunktsynthese entwickelt, die ein hinsichtlich Zeit und Fläche optimiertes, präemptives Verhalten für beliebige Anwendungsbeschreibungen generiert. Das Verfahren wird beispielhaft implementiert und mittels einer FPGA- Prototypenplattform mit Linux-basierter Laufzeitumgebung anhand dreier Fallbeispiele unterschiedlicher Komplexität validiert und evaluiert. / This thesis introduces a methodology and infrastructure for the development of dynamically distributable applications on heterogeneous computing systems. Such systems execute computations using resources from both the hardware and the software domain. An integrated approach based on an abstract single-source design entry is developed that allows preemptive partitioning through virtualization of computing resources across the boundaries of differing computational domains. Application design for heterogeneous computing systems is a complex task that demands aid by electronic design automation tools. This work provides a novel synthesis approach for breakpoints that generates preemptive behaviour for arbitrary applications. The breakpoint scheme is computed for a minimal additional resource utilization and given timing constraints. The approach is implemented on an FPGA prototyping platform driven by a Linux based runtime environment. Evaluation and validation of the approach have been carried out using three different application examples.

Die im Rahmen dieser Arbeit durchgeführten Experimente befassen sich mit zwei Aspekten des Stickstoff-Fehlstellen-Zentrum (engl.: nitrogen-vacancy center, NV-Zentrum) in Diamant, einem der bekanntesten Quantenspin-Defekte und vielversprechendem Festkörpersystem für künftige Anwendungen in der Quantentechnologie, wie z. B. Quantensensorik und Quanteninformation im Nanomaßstab. Zum einen werden neue Mikrowellen-Raman-Spin-Manipulationsverfahren an dem NV-Elektronenspin untersucht, und zum anderen wird eine neuartige On-Chip-Plattform für Quantenanwendungen und die hybride Integration dieser Plattform mit einem einzelnen NV-Zentrum vorgestellt. Es wird über die kohärente Mikrowellen-Raman-Kontrolle an den Elektronenspin des NV-Zentrums berichtet, die den Dipol-verbotenen Übergang zwischen zwei Spin-Subniveaus im elektronischen Triplett-Grundzustand des NV-Zentrums direkt treiben kann. Folglich wurden die stimulierten Raman-Übergänge (engl.: stimulated Raman transitions, SRT) und die stimulierte adiabatische Raman-Passage (engl.: stimulated Raman adiabatic passage, STIRAP) theoretisch und numerisch analysiert und erfolgreich an einem einzelnen NV-Zentrum experimentell verifiziert und umgesetzt. Weiterhin wird die deterministische Integration eines einzelnen NV-Zentrums mit einer photonischen Plattform behandelt. Diese extra für diesen Zweck entwickelte photonische Plattform besteht dabei ausschließlich aus thermisch auf einem Silizium Substrat gewachsenem Siliziumdioxid und zeichnet sich dabei durch ihre ultraniedrige Fluoreszenz aus. Experimentell wurde die Integration eines vorselektierten NV-Emitters mit einem Rasterkraftmikroskop durchgeführt und die On-Chip-Anregung des Quantenemitters sowie die Kopplung von Einzelphotonen an die geführte Mode der integrierten Struktur nachgewiesen. Dieser Ansatz zeigt das Potenzial dieser Plattform als robuste nanoskalige Schnittstelle von photonischen On-Chip-Strukturen mit einzelnen Festkörper-Qubits. / This thesis revolves around the nitrogen-vacancy (NV) defect center in diamond, one of the best-known quantum spin defects and a promising solid-state system for future applications in quantum technology, such as nanoscale quantum sensing and quantum information. Since the manipulation of the NV center's electron spin is crucial for many applications, the development of new or the adaption of known spin manipulation schemes to the NV center spin is crucial to expand the application prospects of the NV center. Thus, this work reports on the adaption of coherent microwave Raman control to the electron spin of the NV center, which can drive the dipole-forbidden transition between two spin sublevels in the NV center's triplet electronic ground state. Consequently, the stimulated Raman transitions (SRT) and stimulated Raman adiabatic passage (STIRAP) two-photon microwave Raman processes were theoretically and numerically analyzed and successfully implemented and verified experimentally on a single NV center electron spin. The two Raman schemes were then also compared in terms of their robustness and success of the spin swap. Apart from this, scalable on-chip coupling of single photon emitters and quantum memories with single optical modes is crucial for building future fully integrated nanophotonic devices. Thus, a purpose-built photonic platform consisting entirely of silicon dioxide thermally grown on a silicon substrate, which stands out by its ultra-low fluorescence, was developed. Experimentally, the integration of a preselected NV emitter was performed with an atomic force microscope, and on-chip excitation of the quantum emitter as well as coupling of single photons to the guided mode of the integrated structure could be demonstrated. This approach demonstrates the potential of this platform as a robust nanoscale interface of on-chip photonic structures with single solid-state qubits.

Since there is a continuous shrinking of feature sizes in ultra-large scale integrated (ULSI) circuits, requirements on materials and technology are going to rise dramatically in the near future. In particular, at the interconnect system this calls for new concepts and materials. Therefore, carbon nanotubes (CNTs) are considered as a promising material to replace partly or entirely metal interconnects in such devices. The present thesis aims to make a contribution to the CNT growth control with the thermal chemical vapor deposition (CVD) method and the integration of CNTs as vertical interconnects (vias) in ULSI circuits. Different support/catalyst systems are examined in processes for catalyst pretreatment and CNT growth. The investigations focus on the catalyst formation and the interactions at the interfaces. Those effects are related to the CNT growth. To get an insight into interactions at interfaces, film structure, composition, and CNT growth characteristics, samples are extensively characterized by techniques like AFM, SEM, TEM, XRD, XPS, and Raman spectroscopy. Screening studies on nanoparticle formation and CNT growth with the well known system SiO2/Ni are presented. This system is characterized by a weak support/catalyst interaction, which leads to undirected growth of multi-walled CNTs (MWCNTs). By contrast, at the Ta/Ni system a strong interaction causes a wetting of catalyst nanoparticles and vertically aligned MWCNT growth. At the system W/Ni a strong interaction at the interface is found as well, but there it induces Stranski-Krastanov catalyst film reformation upon pretreatment and complete CNT growth inhibition. Studies on the SiO2/Cr/Ni system reveal that Cr and Ni act as a bi-catalyst system, which leads to a novel nanostructure defined as interlayer CNT (ICNT) structure. The ICNT films are characterized by well crystallized vertically aligned MWCNTs, which grow out a Cr/Ni layer lifted off as a continuous and very smooth layer from the substrate with the growth. Besides, this nanostructure offers new possibilities for the integration of CNTs in different electronic applications. Based on the presented possibilities of manipulating CNT growth, an integration technology was derived to fabricate CNT vias. The technology uses a surface mediated site-selective CVD for the growth of MWCNTs in via structures. Developments are demonstrated with the fabrication of via test vehicles and the site-selective growth of MWCNTs in vias on 4 inch wafers. Furthermore, the known resistance problem of CNT vias, caused by too low CNT density, is addressed by a new approach. A CNT/metal heterostructure is considered, where the metal is implemented through atomic layer deposition (ALD). The first results of the coating of CNTs with readily reducible copper oxide nanoparticles are presented and discussed. / Aufgrund der kontinuierlichen Verkleinerung von Strukturen in extrem hoch integrierten (engl. Ultra-Large Scale Integration − ULSI) Schaltkreisen werden die Anforderungen an die Materialien und die Technologie in naher Zukunft dramatisch ansteigen. Besonders im Leitbahnsystem sind neue Materialien und Konzepte gefragt. Kohlenstoffnanoröhren (engl. Carbon Nanotubes − CNT) stellen hierbei ein vielversprechendes Material dar, um teilweise oder sogar vollständig metallische Leitbahnen zu ersetzen. Die vorliegende Arbeit liefert einen Beitrag zur CNT-Wachstumskontrolle mit der thermischen Gasphasenabscheidung (engl. Chemical Vapor Deposition − CVD) sowie der Integration von CNTs als vertikale Leitungsverbindungen (Via) in ULSI-Schaltkreisen. Verschiedene Untergrund/Katalysator-Systeme werden in Prozessen zur Katalysatorvorbehandlung sowie zum CNT-Wachstum betrachtet. Die Untersuchungen richten sich insbesondere auf die Katalysatorformierung und die Wechselwirkungen an den Grenzflächen. Diese werden mit dem CNT-Wachstum in Verbindung gebracht. Für Untersuchungen von Grenzflächeninteraktionen, Schichtstruktur, Zusammensetzung sowie CNT-Wachstumscharakteristik werden Analysen mit AFM, REM, TEM, XRD, XPS und Raman-Spektroskopie genutzt. Zunächst werden Voruntersuchungen an dem gut bekannten System SiO2/Ni zur Nanopartikelformierung und CNTWachstum vorgestellt. Dieses System ist gekennzeichnet durch eine schwache Wechselwirkung zwischen Untergrund und Katalysator sowie ungerichtetem Wachstum von mehrwandigen CNTs (MWCNTs). Im Gegensatz dazu hat bei dem System Ta/Ni eine starke Interaktion an der Grenzfläche eine Katalysatornanopartikelbenetzung und vertikales MWCNT-Wachstum zur Folge. Für das W/Ni-System gelten ebenfalls starke Interaktionen an der Grenzfläche. Bei diesem System wird allerdings eine Stranski-Krastanov-Schichtformierung des Katalysators und eine vollständige Unterbindung von CNT-Wachstum erreicht. Bei dem System SiO2/Cr/Ni agieren Cr und Ni als Bi- Katalysatorsystem. Dies führt zu einer neuartigen Nanostruktur, die als Zwischenschicht-CNT (engl. Interlayer Carbon Nanotubes − ICNTs) Struktur definiert wird. Die Schichten sind durch eine gute Qualität von gerichteten MWCNTs charakterisiert, die aus einer geschlossenen, sehr glatten und von den CNTs getragenen Cr/Ni-Schicht herauswachsen. Darüber hinaus bietet die Struktur neue Möglichkeiten für die Integration von CNTs in verschiedene elektronische Anwendungen. Auf der Grundlage der vorgestellten Manipulationsmöglichkeiten von CNT-Wachstum wurde eine Integrationstechnologie für CNTs in Vias abgeleitet. Der Ansatz ist eine oberflächeninduzierte selektive CVD von vertikal gerichteten MWCNTs in Via-Strukturen. Diese Technologie wird mit der Herstellung von einem Via-Testvehikel und dem selektiven CNT-Wachstum in Vias auf 4 Zoll Wafern demonstriert. Um das Widerstandsproblem von CNT-Vias, verursacht durch eine zu niedrige CNT-Dichte, zu reduzieren, wird eine Technologieerweiterung vorgeschlagen. Der Ansatz geht von einer CNT/Metall-Heterostruktur aus, bei der das Metall mit Hilfe der Atomlagenabscheidung (engl. Atomic Layer Deposition − ALD) implementiert wird. Es werden erste Ergebnisse zur CNT-Beschichtung mit reduzierbaren Kupferoxidnanopartikeln vorgestellt und diskutiert.

In der formalen Verifikation digitaler Schaltkreise hat sich die Methodik der vollständigen Verifikation anhand spezieller Operationseigenschaften bewährt. Operationseigenschaften beschreiben das Verhalten einer Schaltung in einem festen Zeitintervall und können sequentiell miteinander verknüpft werden, um so das Gesamtverhalten zu spezifizieren. Zusätzlich beweist eine formale Vollständigkeitsprüfung, dass die Menge der Eigenschaften für jede Folge von Eingangssignalwerten die Ausgänge der zu verifizierenden Schaltung eindeutig und lückenlos determiniert. In dieser Arbeit wird untersucht, wie aus Operationseigenschaften, deren Vollständigkeit erfolgreich bewiesen wurde, automatisiert eine Schaltungsbeschreibung abgeleitet werden kann. Gegenüber der traditionellen Entwurfsmethodik auf Register-Transfer-Ebene (RTL) bietet dieses Verfahren zwei Vorteile. Zum einen vermeidet der Vollständigkeitsbeweis viele Arten von Entwurfsfehlern, zum anderen ähnelt eine Beschreibung mit Hilfe von Operationseigenschaften den in Spezifikationen häufig genutzten Zeitdiagrammen, sodass die Entwurfsebene der Spezifikationsebene angenähert wird und Fehler durch manuelle Verfeinerungsschritte vermieden werden. Das Entwurfswerkzeug vhisyn führt die High-Level-Synthese (HLS) einer vollständigen Menge von Operationseigenschaften zu einer Beschreibung auf RTL durch. Die Ergebnisse zeigen, dass sowohl die verwendeten Synthesealgorithmen, als auch die erzeugten Schaltungen effizient sind und somit die Realisierung größerer Beispiele zulassen. Anhand zweier Fallstudien kann dies praktisch nachgewiesen werden. / The complete verification approach using special operation properties is an accepted methodology for the formal verification of digital circuits. Operation properties describe the behavior of a circuit during a certain time interval. They can be sequentially concatenated in order to specify the overall behavior. Additionally, a formal completeness check proves that the sequence of properties consistently determines the exact value of the output signals for every valid sequence of input signal values. This work examines how a circuit description can be automatically derived from a set of operation properties whose completeness has been proven. In contrast to the traditional design flow at register-transfer level (RTL), this method offers two advantages. First, the prove of completeness helps to avoid many design errors. Second, the design of operation properties resembles the design of timing diagrams often used in textual specifications. Therefore, the design level is closer to the specification level and errors caused by refinement steps are avoided. The design tool vhisyn performs the high-level synthesis from a complete set of operation properties to a description at RTL. The results show that both the synthesis algorithms and the generated circuit descriptions are efficient and allow the design of larger applications. This is demonstrated by means of two case studies.

Since there is a continuous shrinking of feature sizes in ultra-large scale integrated (ULSI) circuits, requirements on materials and technology are going to rise dramatically in the near future. In particular, at the interconnect system this calls for new concepts and materials. Therefore, carbon nanotubes (CNTs) are considered as a promising material to replace partly or entirely metal interconnects in such devices. The present thesis aims to make a contribution to the CNT growth control with the thermal chemical vapor deposition (CVD) method and the integration of CNTs as vertical interconnects (vias) in ULSI circuits. Different support/catalyst systems are examined in processes for catalyst pretreatment and CNT growth. The investigations focus on the catalyst formation and the interactions at the interfaces. Those effects are related to the CNT growth. To get an insight into interactions at interfaces, film structure, composition, and CNT growth characteristics, samples are extensively characterized by techniques like AFM, SEM, TEM, XRD, XPS, and Raman spectroscopy. Screening studies on nanoparticle formation and CNT growth with the well known system SiO2/Ni are presented. This system is characterized by a weak support/catalyst interaction, which leads to undirected growth of multi-walled CNTs (MWCNTs). By contrast, at the Ta/Ni system a strong interaction causes a wetting of catalyst nanoparticles and vertically aligned MWCNT growth. At the system W/Ni a strong interaction at the interface is found as well, but there it induces Stranski-Krastanov catalyst film reformation upon pretreatment and complete CNT growth inhibition. Studies on the SiO2/Cr/Ni system reveal that Cr and Ni act as a bi-catalyst system, which leads to a novel nanostructure defined as interlayer CNT (ICNT) structure. The ICNT films are characterized by well crystallized vertically aligned MWCNTs, which grow out a Cr/Ni layer lifted off as a continuous and very smooth layer from the substrate with the growth. Besides, this nanostructure offers new possibilities for the integration of CNTs in different electronic applications. Based on the presented possibilities of manipulating CNT growth, an integration technology was derived to fabricate CNT vias. The technology uses a surface mediated site-selective CVD for the growth of MWCNTs in via structures. Developments are demonstrated with the fabrication of via test vehicles and the site-selective growth of MWCNTs in vias on 4 inch wafers. Furthermore, the known resistance problem of CNT vias, caused by too low CNT density, is addressed by a new approach. A CNT/metal heterostructure is considered, where the metal is implemented through atomic layer deposition (ALD). The first results of the coating of CNTs with readily reducible copper oxide nanoparticles are presented and discussed. / Aufgrund der kontinuierlichen Verkleinerung von Strukturen in extrem hoch integrierten (engl. Ultra-Large Scale Integration − ULSI) Schaltkreisen werden die Anforderungen an die Materialien und die Technologie in naher Zukunft dramatisch ansteigen. Besonders im Leitbahnsystem sind neue Materialien und Konzepte gefragt. Kohlenstoffnanoröhren (engl. Carbon Nanotubes − CNT) stellen hierbei ein vielversprechendes Material dar, um teilweise oder sogar vollständig metallische Leitbahnen zu ersetzen. Die vorliegende Arbeit liefert einen Beitrag zur CNT-Wachstumskontrolle mit der thermischen Gasphasenabscheidung (engl. Chemical Vapor Deposition − CVD) sowie der Integration von CNTs als vertikale Leitungsverbindungen (Via) in ULSI-Schaltkreisen. Verschiedene Untergrund/Katalysator-Systeme werden in Prozessen zur Katalysatorvorbehandlung sowie zum CNT-Wachstum betrachtet. Die Untersuchungen richten sich insbesondere auf die Katalysatorformierung und die Wechselwirkungen an den Grenzflächen. Diese werden mit dem CNT-Wachstum in Verbindung gebracht. Für Untersuchungen von Grenzflächeninteraktionen, Schichtstruktur, Zusammensetzung sowie CNT-Wachstumscharakteristik werden Analysen mit AFM, REM, TEM, XRD, XPS und Raman-Spektroskopie genutzt. Zunächst werden Voruntersuchungen an dem gut bekannten System SiO2/Ni zur Nanopartikelformierung und CNTWachstum vorgestellt. Dieses System ist gekennzeichnet durch eine schwache Wechselwirkung zwischen Untergrund und Katalysator sowie ungerichtetem Wachstum von mehrwandigen CNTs (MWCNTs). Im Gegensatz dazu hat bei dem System Ta/Ni eine starke Interaktion an der Grenzfläche eine Katalysatornanopartikelbenetzung und vertikales MWCNT-Wachstum zur Folge. Für das W/Ni-System gelten ebenfalls starke Interaktionen an der Grenzfläche. Bei diesem System wird allerdings eine Stranski-Krastanov-Schichtformierung des Katalysators und eine vollständige Unterbindung von CNT-Wachstum erreicht. Bei dem System SiO2/Cr/Ni agieren Cr und Ni als Bi- Katalysatorsystem. Dies führt zu einer neuartigen Nanostruktur, die als Zwischenschicht-CNT (engl. Interlayer Carbon Nanotubes − ICNTs) Struktur definiert wird. Die Schichten sind durch eine gute Qualität von gerichteten MWCNTs charakterisiert, die aus einer geschlossenen, sehr glatten und von den CNTs getragenen Cr/Ni-Schicht herauswachsen. Darüber hinaus bietet die Struktur neue Möglichkeiten für die Integration von CNTs in verschiedene elektronische Anwendungen. Auf der Grundlage der vorgestellten Manipulationsmöglichkeiten von CNT-Wachstum wurde eine Integrationstechnologie für CNTs in Vias abgeleitet. Der Ansatz ist eine oberflächeninduzierte selektive CVD von vertikal gerichteten MWCNTs in Via-Strukturen. Diese Technologie wird mit der Herstellung von einem Via-Testvehikel und dem selektiven CNT-Wachstum in Vias auf 4 Zoll Wafern demonstriert. Um das Widerstandsproblem von CNT-Vias, verursacht durch eine zu niedrige CNT-Dichte, zu reduzieren, wird eine Technologieerweiterung vorgeschlagen. Der Ansatz geht von einer CNT/Metall-Heterostruktur aus, bei der das Metall mit Hilfe der Atomlagenabscheidung (engl. Atomic Layer Deposition − ALD) implementiert wird. Es werden erste Ergebnisse zur CNT-Beschichtung mit reduzierbaren Kupferoxidnanopartikeln vorgestellt und diskutiert.