Atualmente, os elevadores estão sendo atualizados (modernizados) para controles mais novos, substituindo-se por um microcontrolador os relés anteriormente empregados nas lógicas. Com a utilização do microcontrolador, podem-se programar lógicas melhores que as do passado e desenvolver sistemas que podem ajudar a economizar energia nas edificações. Atualmente, existem inúmeros elevadores já modernizados que possuem saídas de comunicação serial utilizadas para a comunicação do controle de grupo. Esta comunicação, se aplicada em elevadores de alto desempenho, irá influenciar no tempo de resposta, fazendo o elevador não parar na posição correta ou até mesmo passar do ponto de parada, devido ao atraso das informações. Desta forma, surgiu a necessidade de desenvolver uma plataforma utilizando DSP, um dispositivo que possui velocidade de processamento maior que a dos processadores atuais. Considerando que os elevadores modernizados não possuem o mesmo padrão de comunicação do DSP, para se compatibilizar as comunicações foi empregado o FPGA. O emprego do FPGA apresentou uma redução dos tempos de comunicação de aproximadamente 98% e reduziu em aproximadamente 50% o tempo de cálculo de grupo, pois foram eliminados os processos de interrupção na leitura/escrita de dados existentes na placa de controle de grupo atual.

Este trabalho apresenta o estudo do sistema ';pi';/4-DQPSK recentemente escolhido como o esquema de modulacao digital para a segunda geracao do distema de comunicacao movel celular. As propriedades que motivaram sua escolha, a definicao dos sistemas de transmissao e recepcao e as caracteristicas de desempenho em canal tipico de comunicacao movel sao aqui estudadas. E feita uma analise dos fenomenos que ocorrem no canal de radio movel e dos modelos capazes de simular tais fenomenos. Apresenta-se o desenvolvimento de um conjunto de programas de computacao que apontam a simulacao do sistema em questao. Baseados nos resultados de diversas simulacoes verifica-se a validade do modelo de dois percursos para o canal seletivo em frequencia. Verificamos tambem como os diferentes perfis de potencia de multipercurso podem afetar o desempenho global do sistema.

Sistemas de compressão de imagens sem perdas, no atual estado da arte, decompõem o processo em modelagem e em codificação. A tese aqui defendida é que alta eficiência na compressão pode ser obtida usando-se técnicas combinadas de modelagens aliadas a algoritmos combinados de codificação. Este trabalho, baseando-se nos padrões JPEG com e sem perdas, implementa variantes de modelagens e seleciona a mais eficiente através de cálculo que considera a entropia dos dados a serem codificados. Na compressão com perdas, introduz-se uma fase de modelagem que consiste no agrupamento de bits dos coeficientes da transformada, criando-se áreas potencialmente redundantes e preparando, dessa forma, os dados para uma melhor eficiência dos algoritmos de codificação. Na fase de codificação, com perdas ou sem perdas, avaliam-se vários algoritmos, entre eles alguns desenvolvidos e propostos neste trabalho, selecionando-se o mais eficiente através de cálculos baseados nas estatísticas posicionais e globais obtidas durante uma leitura prévia dos dados.

Este trabalho de Mestrado, em Engenharia Eletrônica, compreende basicamente o desenvolvimento de vários sistemas elétricos dedicados ao Experimento Tokamak Esférico (ETE), em especial dos circuitos dos bancos de capacitores para a formação e aquecimento ôhmico do plasma (bobinas solenoidais), dos circuitos dos bancos de capacitores para a produção dos campos magnéticos de confinamento e equilíbrio do plasma (bobinas toroidais e verticais), e, também, do sistema de controle, baseado em um computador do tipo PC com comunicação digital através do barramento CAMAC IEEE-583, e do sistema de segurança, baseado em componentes pneumáticos. O tokamak esférico ETE é uma máquina destinada ao estudo experimental de plasmas com parâmetros relevantes à fusão termonuclear controlada, e que apresenta como principal característica o fato de possuir uma geometria toroidal de baixa razão de aspecto, A=R/a~1,5, onde R e a são respectivamente, o raio maior e o raio menor da coluna toroidal de plasma. Esta máquina está sendo construída no Laboratório Associado de Plasma (LAP) do Instituto Nacional de Pesquisas Espaciais (INPE) em São José dos Campos - SP.

Desenvolvemos e implementamos um sistem fala-texto com vocabulário ilimitado para o português do Brasil. A primeira parte do sistema, denominada reconhecedor fonético, é capaz de segmentar e reconhecer a fala contínua formada por sílabas com estrutura CV, V, VC e CVC, que perfazem 90% de freqüência em português. A segmentação sub-silábica é realizada por um algoritmo que integra de forma original a técnica dos Modelos Ocultos de Markov (HMM) com regras extraídas da própria estrutura fonética do português brasileiro. O algoritmo divide a fala contínua em unidades sub-silábicas e o reconhecimento fonético destas unidades é feito com uso de HMM contínuos, cujos vetores de observação são formados basicamente por coeficientes Mel-cepstrais. A segunda parte denominada gerador de texto, consiste principalmente num conversor fonológico-grafêmico desenvolvido especificamente para a língua portuguesa falada no Brasil. Esta parte do sistema consegue converter qualquer seqüência fonêmica nos correspondentes grafemas, eliminando as possibilidades ortograficamente incorretas. O desempenho do sistema como um todo foi avaliado com base no texto final gerado a partir de 200 frases pronunciadas em taxa de elocução lenta por um único locutor, para o qual os modelos de Markov foram treinados. Obtivemos uma taxa de reconhecimento de 95,9% para todos os fonemas da língua portuguesa, excetuando as semivogais. Para os mesmos dados, o erro de segmentação silábica máximo foi de 0,83% e o índice para o reconhecimento de palavras, de um vocabulário ilimitado, foi de 87%. Considerando-se até a quinta palavra mais provável, a taxa de acerto das mesmas sobe para 96,2% e a de fonemas para 99%, enquanto que o erro de segmentação cai para 0,52%.

Este trabalho dedicou-se ao estudo da síntese automática de processadores nebulosos dedicados. Inicialmente foi desenvolvido um conjunto de relações para a síntese de retas no domínio digital. O objetivo destas relações foi estabelecer quais as operações envolvidos na síntese de uma reta, para funções com um número genérico de bits. Com base nestas relações, foi proposto um gerador de funções de pertinência. Dois exemplos de geradores de função de pertinência foram desenvolvidos para ilustrar o emprego da arquitetura. Estas unidades foram codificadas em VHDL para simulação da estrutura e validação da proposta. Finalmente, a arquitetura é a flexibilidade quanto às dimensões do processador: as portas de comunicação e as funções de pertinência podem ter o seu tamanho definido no momento da síntese. Para ilustrar a possibilidade de implementação da proposta, uma aplicação específica de controlador foi codificada em VHDL. Esta descrição foi simulada e sintetizada em diferentes condições de implementação por ferramentas comerciais.

A crescente demanda experimentada nos últimos anos pela informação traz como uma de suas contrapartidas, a necessidade da utilização de mecanismos para a sua proteção. Preservar o conhecimento é uma necessidade premente e permanente dos dias de hoje. Nesta direção propõe-se um trabalho com o intuito de salvaguardar as informações digitais tramitadas entre os diversos elos de desenvolvimento de qualquer projeto de comunicações seguras, a exemplo do que pode vir a ocorrer em projetos como aquele do CC-SIVAM. Associado a um projeto de comunicações digitais seguras tem-se a interligação de diversas áreas do conhecimento, sendo que serão abordados aqui, aqueles referentes à criptografia e sistemas computacionais. O plano do trabalho desenvolvido obedece à linha cronológica desde o surgimento da criptografia até os dias atuais onde selecionamos os conceitos e técnicas a serem aplicados no desenvolvimento do produto final. Foi feita uma tentativa de inclusão da maior quantidade de informações a respeito de um projeto de comunicações digitais seguras para que o conjunto dessas fosse autocontida.Tem-se, ainda, um protótipo com grande quantidade de funcionalidades voltadas à segurança, implementadas.

Apresenta-se inicialmente o problema do Circuito Impresso na Automação de Projetos de Sistemas Digitais. É descrito um processo de fabricação, já em uso mencionando-se as principais fases da implementação de circuitos impressos. Dá-se ênfase aos algoritmos desenvolvidos para a definição do mapa de rotas, bem como à forma de descrição dos dados para processamento de problemas. São descritos sumariamente os arquivos e programas usados para a realização do \"Lay-out\", e complementarmente, discute-se um caso exemplo desde o seu preparo até as saídas gráficas. Alguns exemplos reais são expostos a na forma como foram processados. Dá-se destaque ainda ao conjunto de mensagens de erro emitidas pelos programas, que auxiliam o usuário no projeto do mapa de rotas de interconexão. / The problem of printed circuit boards in digital systems Project automation is initially presented. A manufacturing process for printed circuit boards is considered and the important phases of its implementation are described. This manufacturing process has been already successfully implemented. The central point of this dissertation is the set of algorithms developed for route mapping. The format description for processing is also a problem of importance and concern. The files and program for lay-out construction are briefly described, and an example illustrates all the relevant steps in the process, starting from data preparation and ending with the graphic outputs. Several real case examples are also presented in the form they were processed. A set of error messages printed by the program is presented. These messages are of great help to the user in projecting interconnection routing map.

Este trabalho tem como objetivo estudar e propor métodos de teste funcional visando a detecção e localização de falhas na infra-estrutura das redes-em-chip. Para isso, o trabalho apresenta, inicialmente, uma descrição das principais características das redes-em-chip, explicando o que elas são e para que elas servem. Em seguida são apresentados conceitos de teste de circuitos integrados, bem como trabalhos relacionados ao teste das redes-em-chip. Um método de teste visando a detecção de falhas nas interconexões de dados de uma NoC é apresentado no trabalho, sendo este método posteriormente estendido para incluir as interconexões de controle. Os circuitos de teste necessários para implementar a estratégia de teste proposta também são descritos. A partir do método de teste apresentado, é feito um estudo sobre sua capacidade de localização de falhas, onde alterações visando o aumento dessa capacidade de localização de falhas são propostas. Por fim o método de teste é estendido para detecção de falhas nos roteadores da rede. / The purpose of this work is to study and propose functional test methods that aim the detection and location of faults in the NoC’s infrastructure. In order to do so, this work presents, initially, a description of the main characteristics of networks-on-chip, explaining what are NoCs and what is their purpose. Fallowing this description, some concepts related to the test of integrated circuits are presented as well as related works on NoC testing. A method aiming the detection of data interconnect faults in a NoC is presented in this work. This method is later extended to include faults in the control interconnections as well. The circuits used to implement the proposed strategy are also described here. Based on the proposed test strategy, the method’s capability to locate faults is studied. Changes are proposed to the test method in order to increase this fault location capability. Finally, the test method is extended to include faults inside the router’s logic.

Apresenta-se inicialmente o problema do Circuito Impresso na Automação de Projetos de Sistemas Digitais. É descrito um processo de fabricação, já em uso mencionando-se as principais fases da implementação de circuitos impressos. Dá-se ênfase aos algoritmos desenvolvidos para a definição do mapa de rotas, bem como à forma de descrição dos dados para processamento de problemas. São descritos sumariamente os arquivos e programas usados para a realização do \"Lay-out\", e complementarmente, discute-se um caso exemplo desde o seu preparo até as saídas gráficas. Alguns exemplos reais são expostos a na forma como foram processados. Dá-se destaque ainda ao conjunto de mensagens de erro emitidas pelos programas, que auxiliam o usuário no projeto do mapa de rotas de interconexão. / The problem of printed circuit boards in digital systems Project automation is initially presented. A manufacturing process for printed circuit boards is considered and the important phases of its implementation are described. This manufacturing process has been already successfully implemented. The central point of this dissertation is the set of algorithms developed for route mapping. The format description for processing is also a problem of importance and concern. The files and program for lay-out construction are briefly described, and an example illustrates all the relevant steps in the process, starting from data preparation and ending with the graphic outputs. Several real case examples are also presented in the form they were processed. A set of error messages printed by the program is presented. These messages are of great help to the user in projecting interconnection routing map.