Un nouveau moteur de recherche embarqué conçu pour les objets intelligents. Ces dispositifs sont généralement équipés d'extrêmement de faible quantité de RAM et une grande capacité de stockage Flash NANAD. Pour faire face à ces contraintes matérielles contradictoires, les moteurs de recherche classique privilégient soit la scalabilité en insertion ou la scalabilité en requête, et ne peut pas répondre à ces deux exigences en même temps. En outre, très peu de solutions prennent en charge les suppressions de documents et mises à jour dans ce contexte. nous avons introduit trois principes de conception, à savoir y Write-Once Partitioning, Linear Pipelining and Background Linear Merging, et montrent comment ils peuvent être combinés pour produire un moteur de recherche intégré concilier un niveau élevé d'insertion / de suppression / et des mises à jour. Nous avons mis en place notre moteur de recherche sur une Board de développement ayant un représentant de configuration matérielle pour les objets intelligents et avons mené de vastes expériences en utilisant deux ensembles de données représentatives. Le dispositif expérimental résultats démontrent la scalabilité de l'approche et sa supériorité par rapport à l'état des procédés de l'art. / A new embedded search engine designed for smart objects. Such devices are generally equipped with extremely low RAM and large Flash storage capacity. To tackle these conflicting hardware constraints, conventional search engines privilege either insertion or query scalability but cannot meet both requirements at the same time. Moreover, very few solutions support document deletions and updates in this context. we introduce three design principles, namely Write-Once Partitioning, Linear Pipelining and Background Linear Merging, and show how they can be combined to produce an embedded search engine reconciling high insert/delete/update rate and query scalability. We have implemented our search engine on a development board having a hardware configuration representative for smart objects and have conducted extensive experiments using two representative datasets. The experimental results demonstrate the scalability of the approach and its superiority compared to state of the art methods.

Ces travaux concernent la modélisation dynamique et la commande des alternateurs couplés dans les réseaux électriques embarqués. Ces réseaux de puissance finie sont des systèmes multi-alternateurs multi-charges en forte interaction. Deux approches de modélisation ont été élaborées. La première, en vue de la simulation, consiste à établir une méthodologie de modélisation des systèmes multi-alternateurs multi-charges. Le système est subdivisé en deux sous systèmes découplés, l'un de nature électrique et l'autre de nature mécanique. L'établissement du modèle d'état électrique global repose d'une part sur l'écriture des constituants du réseau dans un même référentiel, et d'autre part sur l'application des lois reliant les circuits électriques. Afin d'optimiser le temps de calcul, les règles d'établissement du modèle global sont enrichies et une méthode d'inversion de la matrice inductance est proposée. La deuxième, en vue de la commande, explore et compare deux modèles, l'un de type comportemental et l'autre basé sur la théorie des perturbations singulières. Les régulateurs synthétisés ont été comparés sur un simulateur élémentaire. Une ébauche sur l'apport des régulateurs à paramètres variables a été présentée. Deux bancs d'essais ont été réalisés. Le premier est de type logiciel. Il reproduit le comportement temporel du réseau à topologie variable pour divers régimes, ainsi que des phénomènes comme le couplage, le découplage et la désynchronisation. Il permet aussi de tester les algorithmes de commande et les régulateurs : tension, répartition de puissance..... Le deuxième de type expérimental, valide les approches de modélisation, de simulation et de commande proposées.

Les travaux de recherche, dont la synthèse est présentée dans ce manuscrit, portent sur la conception de systèmes reconfigurables dynamiquement. L'évolution constante des applications et le besoin toujours croissant de performances imposent le développement de nouvelles architectures performantes et flexibles. Ces contraintes ont amené à une complexification des architectures, de leurs mécanismes de reconfiguration et de leur gestion. Dans le premier axe de travail, nous proposons des architectures offrant un bon compromis performances, consommation d'énergie, flexibilité. Afin de simplifier la conception de ces architectures et de leur gestion nous avons proposé un langage de description haut niveau qui permet de générer l'architecture mais aussi de paramétrer ses outils de développement. Les systèmes sur puce moderne incluent un grand nombre de fonctionnalités hétérogènes, et doivent faire face à des problèmes liés à la réduction des dimensions technologiques. Pour répondre à ces difficultés, le concept de réseau intégré sur silicium semble prometteur. Dans notre deuxième axe, nous étudions de nouveaux codages et l'utilisation de nouvelles technologies pour réduire la consommation des interconnexions tout en améliorant leur fiabilité. Nous travaillons également à la définition de réseaux flexibles adaptés au paradigme de la reconfiguration dynamique. L'émergence de systèmes intégrant une zone reconfigurable dynamiquement nécessite l'emploi d'outils et de mécanismes spécifiques. En particulier, la présence d'un système d'exploitation adapté devient nécessaire. Celui-ci doit être capable, au minimum, d'ordonnancer les tâches à exécuter, d'assurer le partage des moyens de communication et d'offrir un modèle de déploiement d'applications indépendant de l'architecture cible. Le deuxième enjeu de cet axe vient de la nécessité de développer des architectures tolérantes aux fautes. Ainsi la mise en place de gestions spécifiques permet de développer des systèmes reconfigurables dynamiquement sûrs de fonctionnement.

Les cameras intelligentes, ou Smart Cameras, sont des systèmes embarqués de vision artificielle. Ces systèmes se différencient des caméras "communes" par leur capacité à analyser les images, afin d'en extraire des informations pertinentes sur la scène observée, et ceci de féçon autonome grâce à des dispositifs embarqués de calcul. Les applications pratiques de ce type de système sont nombreuses (vidéo-surveillance, vision industrielle, véhicules autonomes, etc.), mais leur implémentation est assez complexe, et demande un haut degré d'expertise et des temps de développement élevés. Les travaux présentés dans cette thèse s'adressent à cette problématisue, et proposent une méthodologie d'implémentation permettant de simplifier le développement d'applications au sein des plateformes Smart Camera basées sur un dispositif FPGA. Cette méthodologie s'appuie d'une part sur l'instanciation au sein du FPGA d'un processeur "soft-core" taillé sur mesure, et d'autre part sur un flot de design à deux niveaux, permettant ainsi de traiter séparément les aspects matériels liés à la plateforme et les aspects algorithmiques liés à l'application

Thèse numérisée par la Division de la gestion de documents et des archives de l'Université de Montréal.

Les travaux de thèse s’inscrivent dans le cadre d’une relation pérenne que le CRAN entretient depuis 10 ans avec le CNES. Il s’agit d’étudier la pertinence du remplacement des réseaux de type bus actuellement embarqués dans les lanceurs européens, par des architectures Ethernet commutées standard sur étagères. Les précédents travaux ont permis de qualifier Ethernet sur 2 items de qualité de service : temps-réel et disponibilité. Nous nous attachons à poursuivre ce travail en validant ces premiers résultats sur une plateforme, reproduction à l’échelle de l’architecture qui sera embarquée dans les lanceurs. Ensuite, nous travaillons sur un item original de qualité de service, exigence typique du spatial, appelé observabilité. L’objectif est de rejouer tout vol, après coup, au sol, sachant que le lanceur n’y revient pas, et que l’architecture est commutée, conférant au réseau une dimension multi-domaines d’observation non synchronisés. La synthèse de toutes les captures impose donc de garantir que l’ordonnancement et la fraîcheur des informations de contrôle du lanceur véhiculées dans les trames soient en cohérence avec le fonctionnement applicatif spécifié, et que ce qui est observé soit conforme à ce qui s’est réellement passé. Enfin, nous proposons un sur-échantillonnage réglé dynamiquement pour profiter de la bande passante disponible sans remettre en cause les exigences temps-réel, de reconfiguration et d’observabilité / This thesis is part of a long-lasting relationship between the CRAN and the CNES since 10 years. This involves studying the pertinence of replacing the buses currently embedded in European’s launchers, by off-the-shelf switched standard Ethernet architecture. Previous works qualified Ethernet regarding two quality of service items: real time and reliability. We continue this work by validating these first results on a platform, true scale architecture reproduction which will be embedded in launchers. Then, we work on an original quality of service item, typical of the spatial requirements, called observability. The objective is to re-play the whole flight, afterwards, on ground, knowing that the launcher will not come back, and the architecture is segmented, conferring to the network the dimension of non synchronized multi-domains of observation. The synthesis of all the captures implies to guarantee that the order and the freshness of launcher control information are consistent with the specified applicative operation, and that what is observed is compliant to what really happened. Finally, we propose an over-sampling which is dynamically regulated in order to benefit from the available bandwidth without disturbing real time, reconfiguration and observability requirements

Dans la société moderne, le stress s’avère un problème omniprésent. Un stress permanent peut entraîner divers problèmes mentaux et physiques notamment pour des personnes confrontées à des situations d'urgence comme par exemple des pompiers en intervention: il peut modifier leurs actions et les mettre en danger. Par conséquent, dans ce contexte, il est pertinent de chercher à évaluer le stress de la personne. Sur la base de cette idée, a été proposé le projet Psypocket qui vise à concevoir un système portable capable d'analyser précisément l'état de stress d'une personne en fonction de ses modifications physiologiques, psychologiques et comportementales, puis de proposer des solutions de rétroaction pour réguler cet état. Cette thèse s’inscrit dans le cadre du projet Psypocket. Nous y discutons de la faisabilité et de l'intérêt de la reconnaissance du stress à partir de données hétérogènes. Non seulement les signaux physiologiques, tels que l'électrocardiographie (ECG), l'élecchtromyographie (EMG) et l'activité électrodermale (EDA), mais aussi le temps de réaction (RT) sont adoptés pour discriminer différents états de stress d'une personne. Pour cela nous proposons une approche basée sur un classifieur SVM (Machine à Vecteurs de Support). Les résultats obtenus montrent que le temps de réaction peut-être un moyen d’estimation du niveau de stress de l’individu en complément ou non des signaux physiologiques. En outre, nous discutons de la faisabilité d'un système embarqué à même de réaliser la chaîne globale de traitement des signaux. Cette thèse contribue donc à la conception d’un système portable de reconnaissance du stress d'une personne en temps réel en adoptant des données hétérogènes, en l’occurrence les signaux physiologiques et le temps de réaction / In modern society, the stress of an individual has been found to be a common problem. Continuous stress can lead to various mental and physical problems and especially for the people who always face emergency situations (e.g., fireman): it may alter their actions and put them in danger. Therefore, it is meaningful to provide the assessment of the stress of an individual. Based on this idea, the Psypocket project is proposed which is aimed at making a portable system able to analyze accurately the stress state of an individual based on his physiological, psychological and behavioural modifications. It should then offer solutions for feedback to regulate this state.The research of this thesis is an essential part of the Psypocket project. In this thesis, we discuss the feasibility and the interest of stress recognition from heterogeneous data. Not only physiological signals, such as Electrocardiography (ECG), Electromyography (EMG) and Electrodermal activity (EDA), but also reaction time (RT) are adopted to recognize different stress states of an individual. For the stress recognition, we propose an approach based on a SVM classifier (Support Vector Machine). The results obtained show that the reaction time can be used to estimate the level of stress of an individual in addition or not to the physiological signals. Besides, we discuss the feasibility of an embedded system which would realize the complete data processing. Therefore, the study of this thesis can contribute to make a portable system to recognize the stress of an individual in real time by adopting heterogeneous data like physiological signals and RT

Les systèmes embarqués peuvent contenir des données sensibles. Elles sont généralement échangées en clair entre le système sur puces et la mémoire, mais aussi en interne. Cela constitue un point faible: un attaquant peut observer cet échange et récupérer des informations ou insérer du code malveillant. L'objectif de la thèse est de fournir une solution dédiée et adaptée à ces problèmes en considérant l'intégralité de la durée de vie du système embarqué (démarrage, mises à jour et exécution) et l'intégralité des données (bitstream du FPGA, noyau du système d'exploitation, code et données critiques). En outre, il est nécessaire d'optimiser les performances des mécanismes matériels de sécurité introduits afin de correspondre aux attentes des systèmes embarqués. Cette thèse se distingue en proposant des solutions innovantes et adaptées au monde des FPGAs. / Embedded systems may contain sensitive data. They are usually exchanged in plaintext between the system on chips and the memory, but also internally. This is a weakness: an attacker can spy this exchange and retrieve information or insert malicious code. The aim of the thesis is to provide a dedicated and suitable solution for these problems by considering the entire lifecycle of the embedded system (boot, updates and execution) and all the data (FPGA bitstream, operating system kernel, critical data and code). Furthermore, it is necessary to optimize the performance of hardware security mechanisms introduced to match the expectations of embedded systems. This thesis is distinguished by offering innovative and suitable solutions for the world of FPGAs.

Cette thèse, effectuée en partenariat entre la société Survey Copter, le laboratoire Hubert Curien et la Direction Générale de l’Armement (DGA), répond à des besoins tant militaires que civils dans le cadre de l’utilisation de drones à basse altitude. Dans un premier temps nous avons focalisé nos recherches sur la détection d’objets mobiles pour les mini-drones de surveillance destinés aux applications militaires, tels que ceux opérés par Survey Copter. Nous présentons d’abord la méthode que nous avons développé qui consiste en une comparaison entre un flot optique et le flot estimé, l’objectif étant de détecter les objets ayant un mouvement différent de celui correspondant à la scène dans sa globalité, et de maximiser la robustesse de cette détection vis-à-vis des problèmes induits par la parallaxe. Puis, nous décrivons le projet général dans lequel s’inscrit cette détection, en détaillant les choix technologiques et compromis qui ont été effectués, l’objectif étant de développer une carte électronique qui puisse être embarquée sur un drone et permettant d’apporter des fonctionnalités d’assistance aux opérateurs. Une seconde partie, réalisée en collaboration avec le Dr. Mubarak Shah, directeur du laboratoire CRCV en Floride, vise à apporter une solution au problème de sécurité qu’engendre le nombre grandissant de micro-drones de loisir évoluant dans l’espace aérien civil. La solution que nous proposons comporte deux étapes, premièrement elle utilise les informations cadastrales pour pré-calculer avant le décollage un plan de vol qui permet d’éviter les zones dangereuses comme les routes. La seconde étape intervient pendant le vol et permet d’adapter localement le plan de vol de façon à éviter le survol des objets mobiles tels que les voitures et piétons. Les résultats encourageants que nous avons obtenus grâce à notre méthode de détection d’objets mobiles ont conduit à une publication dans la conférence ISPA 2015, et notre contribution pour l’utilisation sécurisée de drones dans l’espace aérien civil va faire l’objet d’une soumission à la conférence ICRA 2017 / This thesis, in partnership between Survey Copter (a French company), theHubert Curien laboratory, and the DGA (a compnent of the FrenchMinistry of Defense), aims at providing solutions for low-altitude UAVs for both military and civil applications. We first focus on moving objects detection for military surveillance using mini-UAVs, such as Survey Copter’s products. Our method consists in comparing a dense optical flow with an estimated flow in order to isolate objects that are independently moving compared to the global scene. This method was developed to be robust to parallax which is an inherent problem of such platforms, parallax. In this thesis we also detail an on-going project that consists in the development of an embedded processing board able to provide all necessary functionalities to assist UAV operators in their mission. Given the recent popularity of consumer drones, we worked, with Dr. Mubarak Shah, Director of the CRCV laboratory in Florida, towards providing a solution to the security threat those vehicles represent for public safety. Our method consists in two steps. The first one is performed prior to takeoff by computing the safest path for the mission in order to avoid dangerous areas such as roads. The second is based on an in-flight adaptation process of the initial flight plan to avoid flying above some particular objects such as cars or pedestrians. The promising results obtained thaks to our moving objects detection method have led to a publication in ISPA 2015, and our contribution towards safe navigation of UAVs will be submitted in September to ICRA 2017

Le travail présenté dans ce mémoire concerne une méthode de conception sûre de systèmes(COTS). Un COTS est un composant matériel ou logiciel générique qui est naturellement conçu pour être réutilisable et cela se traduit par une forme de flexibilité dans la mise en oeuvre de sa fonctionnalité : en clair, une même fonction peut être réalisée par un ensemble (potentiellement infini) de scénarios différents, tous réalisables par le COTS. La complexité grandissante des fonctions implémentées fait que ces situations sont très difficiles à anticiper d’une part, et encore plus difficiles à éviter par un codage correct. Réaliser manuellement une fonction composite correcte sur un système de taille industrielle, s’avère être très coûteuse. Elle nécessite une connaissance approfondie du comportement des COTS assemblés. Or cette connaissance est souvent manquante, vu qu’il s’agit de composants acquis, ou développés par un tiers, et dont la documentation porte sur la description de leur fonction et non sur sa mise en IJuvre. Par ailleurs, il arrive souvent que la correction manuelle d’une faute engendre une ou plusieurs autres fautes, provoquant un cercle vicieux difficile à maîtriser. En plus, le fait de modifier le code d’un composant diminue l’avantage lié à sa réutilisation. C’est dans ce contexte que nous proposons l’utilisation de la technique de synthèse du contrôleur discret (SCD) pour générer automatiquement du code de contrôle commande correct par construction. Cette technique produit des composants, nommés contrôleurs, qui agissent en contraignant le comportement d’un (ou d’un assemblage de) COTS afin de garantir si possible la satisfaction d’une exigence fonctionnelle. La méthode que nous proposons possède plusieurs étapes de conception. La première étape concerne la formalisation des COTS et des propriété de sûreté et de vivacité (P) en modèles automate à états et/ou en logique temporelle. L’étape suivante concerne la vérification formelle du modèle d’un(des) COTS pour l’ensemble des propriétés (P). Cette étape découvrir les états de violation des propriétés (P) appelés états d’erreur. La troisième étape concerne la correction automatique des erreurs détectées en utilisant la technique SCD. Dans cette étape génère on génère un composant correcteur qui sera assemblé au(x) COTS original(aux) pour que leur comportement général respecte les propriétés souhaitées. L’étape suivante concerne la vérification du système contrôlé pour un ensemble de propriétés de vivacité pour assurer la passivité du contrôleur et la vivacité du système. En fin, une étape de simulation est proposée pour observer le comportement du système pour quelque scénarios intéressent par rapport à son implémentation finale. / This PhD dissertation contributes to the safe design of COTS-based control-command embedded systems. Due to design constraints bounding delays, costs and engineering resources, component re-usability has become a key issue in embedded design. Our proposal is a design method which ensures correction of COTS-based designs. This method uses in synergy a number of design techniques and tools. It starts from modeling of the COTS components which are stored in a generic COTS library, and ends with a design of the global control-command system, verified to be free of errors and ready to be implemented over a hardware chip such as an ASIC or an FPGA "Field Programmable Gate Array". The designer starts by modeling the temporal and logical local preconditions and postconditions of each COTS component, then the global pre/post conditions of the assembly which are not necessary a simple combination of local properties. He models also a list of properties that must be satisfied by the assembly. Any violation of these properties is defined as a design error. Then, by using the model checking approach the model of the assembly is verified against the predefined local and global properties. Some design errors can be corrected automatically through the Discrete Controller Synthesis method (DCS), others however must be manually corrected. After the correction step, the controlled control-command system is verified. Finally a global simulation step is proposed in order to perform a system-level verification beyond the capabilities of available formal tools. We apply the method on two different systems, one concerns transferring data from senders to receivers through FIFO unit, the other is controlcommand system of a train passengers’ access.