Les circuits cryptographiques peuvent etre victimes d'attaques en fautes visant leur implementation materielle. elles consistent a creer des fautes intentionnelles lors des calculs cryptographiques afin d'en deduire des informations confidentielles. dans le contexte de la caracterisation securitaire des circuits, nous avons ete amenes a nous interroger sur la faisabilite experimentale de certains modeles theoriques d'attaques. nous avons utilise un banc laser comme moyen d'injection de fautes.dans un premier temps, nous avons effectue des attaques en fautes dfa par laser sur un microcontroleur implementant un algorithme de cryptographie aes. nous avons reussi a exclure l'effet logique des fautes ne correspondants pas aux modeles d’attaque par un jeu precis sur l'instant et le lieu d'injection. en outre, nous avons identifie de nouvelles attaques dfa plus elargies.ensuite, nous avons etendu nos recherches a la decouverte et la mise en place de nouveaux modeles d'attaques en fautes. grace a la precision obtenue lors de nos premiers travaux, nous avons developpe ces nouvelles attaques de modification de rondes.en conclusion, les travaux precedents constituent un avertissement sur la faisabilite averee des attaques par laser decrites dans la litterature scientifique. nos essais ont temoigne de la faisabilite toujours actuelle de la mise en place des attaques mono-octets ou mono-bits avec un faisceau de laser qui rencontre plusieurs octets ; et egalement reveler de nouvelles possibilites d’attaque. cela nous a amenes a etudier des contre-mesures adaptees. / Cryptographic circuits may be victims of fault attacks on their hardware implementations. fault attacks consist of creating intentional faults during cryptographic calculations in order to infer secrets. in the context of security characterization of circuits, we have examined practical feasibility of some theoretical models of fault attacks. we used a laser bench as a means of the fault injection.at the beginning, we performed laser fault injections on a microcontroller implementing an aes cryptographic algorithm. we succeeded to exclude the logical effect of mismatched faults by temporal and spatial accuracy in fault injection. moreover, we identified extended new dfa attacks.then, we extended our research to identify and to implement new fault attack models. with the precision obtained in our earlier work, we developed new round modification analysis (rma) attacks.in conclusion, the experiments give a warning for the feasibility of described attacks in the literature by laser. our tests have demonstrated that single-byte or single-bit attacks are still feasible with a laser beam that hits additional bytes on the circuit when the laser emission is accurate and associated with other techniques. they also revealed new attack possibilities. therefore, it conducted us to study of appropriate countermeasures.

Les systèmes réactifs sont de plus en plus présents dans de nombreux secteurs d´activité tels que l´automobile, les télécommunications et l´aéronautique. Ces systèmes réalisent des tâches complexes qui sont souvent critiques. Au vu des conséquences catastrophiques que pourrait entraîner une défaillance dans ces systèmes, suite à la présence de fautes matérielles (processeurs et média de communication), il est essentiel de prendre en compte la tolérance aux fautes dans leur conception. En outre, plusieurs domaines exigent une évaluation quantitative du comportement de ces systèmes par rapport à l'occurrence et à l'activation des fautes. Afin de concevoir des systèmes sûrs de fonctionnement, j'ai proposé dans cette thèse trois méthodologies de conception basées sur la théorie d'ordonnancement et la redondance active et passive des composants logiciels du système. Ces trois méthodologies permettent de résoudre le problème de la génération automatique de distribution et d'ordonnancements temps réel, fiables et tolérants aux fautes. Ce problème étant NP-difficile, ces trois méthodologies sont basées sur des heuristiques de type ordonnancement de liste. Plus particulièrement, les deux premières méthodologies traitent le problème de la tolérance aux fautes matérielles des processeurs et des media de communication, respectivement pour des architectures à liaisons point-à-point et des architectures à liaison bus. La troisième méthodologie traite le problème de l'évaluation quantitative d'une distribution/ordonnancement en terme de fiabilité à l'aide d'une heuristique bi-critère originale. Ces méthodologies offrent de bonnes performances sur des graphes d'algorithme et d'architecture générés aléatoirement.

Ce travail porte sur l'analyse et l'étude du comportement de circuits intégrés en technologie CMOS soumis à un impact laser. Une méthodologie d'implémentation d'un impact laser a été développée et améliorée. Ainsi, elle est applicable à n'importe quelle description électrique d'un circuit CMOS, qu'il soit digital ou analogique. Ce procédé est conçu pour permettre aux concepteurs de circuits intégrés pouvant être soumis à des attaques laser, de tester leur circuit en simulation avant leur fabrication et de démontrer leur robustesse.Notre étude s'est focalisée sur le développement d'un outil de simulation intégrant un modèle électrique de l'impact laser sur les transistors MOS afin de reproduire de façon qualitative le comportement du circuit face à un impact laser (attaque semi-invasive en face arrière du circuit), et ce quelques soient ses propriétés physiques.Une première partie d'état de l'art est consacrée à la synthèse des différentes attaques sur circuits sécurisées que l'on peut rencontrer dans le domaine de la microélectronique, telles que les attaques semi-invasives, non invasives ou invasives par exemple. Une seconde partie théorique dédiée à l'interaction laser-silicium au niveau physique nous permet d'étudier les différents acteurs mis en jeu (propriétés physiques du laser - puissance, diamètre et profil du faisceau), avant de les importer comme paramètres dans le domaine électrique.Cette étude se poursuit alors par l'élaboration d'un modèle électrique et d'une méthodologie de simulation dont le but est de permettre de reproduire le comportement de n'importe quel circuit impacté par un laser. Le flot de modélisation passe ainsi en revue l'ensemble des paramètres contrôlables en entrée, qu'il s'agisse des propriétés physiques du laser, traduites dans le domaine électrique, ou encore de la réalité géométrique du circuit impacté, quel que soit sa complexité. Par ailleurs, la flexibilité de cette approche permet de s'adapter à toute évolution du modèle de l'impact laser en lui-même. Il est ainsi possible de simuler un impact intégrant ou non tout ou partie des phénomènes parasites déclenchés par le photocourant. Enfin, il couvre aussi bien des analyses de comportement dans le domaine statique, que dans celui temporel, où la durée d'impulsion du laser prend toute son importance.Afin de démontrer la cohérence de cette méthodologie face à nos attentes théoriques, le comportement de transistors NMOS, PMOS et un inverseur CMOS ont été étudiés au niveau simulation. Cette étude préliminaire nous a permis de calibrer et de valider notre modèle et sa méthodologie d'utilisation avec la théorie attendue: création d'un photocourant proportionnel au potentiel appliqué sur la jonction de drain et couplé au potentiel photoélectrique ainsi qu'à la surface impactée, déclenchement des bipolaires parasites latéraux, etc.... L'analyse sur un inverseur CMOS bufférisé ou non nous donne encore plus d'informations quant aux analyses dynamiques ou statiques : un impact sur un état statique (0 ou 1) ne peut entraîner que des fautes fonctionnelles, alors qu'un impact sur une transition ralentit ou accélère le signal en sortie, au risque de générer une faute fonctionnelle.Enfin, l'étude de différents circuits complexes sur silicium face à plusieurs types de faisceau laser nous a permis de confronter notre méthodologie à la mesure. Une chaîne d'inverseurs, une bascule de type D, et un circuit de verrouillage ont ainsi été impactés. Les résultats observés en simulation sont cohérents avec la mesure, notamment du point de vue comportemental et fonctionnel.

Ce travail porte sur l’analyse et l’étude du comportement de circuits intégrés en technologie CMOS soumis à un impact laser. Une méthodologie d’implémentation d’un impact laser a été développée et améliorée. Ainsi, elle est applicable à n’importe quelle description électrique d’un circuit CMOS, qu’il soit digital ou analogique. Ce procédé est conçu pour permettre aux concepteurs de circuits intégrés pouvant être soumis à des attaques laser, de tester leur circuit en simulation avant leur fabrication et de démontrer leur robustesse.Notre étude s’est focalisée sur le développement d’un outil de simulation intégrant un modèle électrique de l’impact laser sur les transistors MOS afin de reproduire de façon qualitative le comportement du circuit face à un impact laser (attaque semi-invasive en face arrière du circuit), et ce quelques soient ses propriétés physiques.Une première partie d’état de l’art est consacrée à la synthèse des différentes attaques sur circuits sécurisées que l’on peut rencontrer dans le domaine de la microélectronique, telles que les attaques semi-invasives, non invasives ou invasives par exemple. Une seconde partie théorique dédiée à l’interaction laser-silicium au niveau physique nous permet d’étudier les différents acteurs mis en jeu (propriétés physiques du laser – puissance, diamètre et profil du faisceau), avant de les importer comme paramètres dans le domaine électrique.Cette étude se poursuit alors par l’élaboration d’un modèle électrique et d’une méthodologie de simulation dont le but est de permettre de reproduire le comportement de n’importe quel circuit impacté par un laser. Le flot de modélisation passe ainsi en revue l’ensemble des paramètres contrôlables en entrée, qu’il s’agisse des propriétés physiques du laser, traduites dans le domaine électrique, ou encore de la réalité géométrique du circuit impacté, quel que soit sa complexité. Par ailleurs, la flexibilité de cette approche permet de s’adapter à toute évolution du modèle de l’impact laser en lui-même. Il est ainsi possible de simuler un impact intégrant ou non tout ou partie des phénomènes parasites déclenchés par le photocourant. Enfin, il couvre aussi bien des analyses de comportement dans le domaine statique, que dans celui temporel, où la durée d’impulsion du laser prend toute son importance.Afin de démontrer la cohérence de cette méthodologie face à nos attentes théoriques, le comportement de transistors NMOS, PMOS et un inverseur CMOS ont été étudiés au niveau simulation. Cette étude préliminaire nous a permis de calibrer et de valider notre modèle et sa méthodologie d’utilisation avec la théorie attendue: création d’un photocourant proportionnel au potentiel appliqué sur la jonction de drain et couplé au potentiel photoélectrique ainsi qu’à la surface impactée, déclenchement des bipolaires parasites latéraux, etc…. L’analyse sur un inverseur CMOS bufférisé ou non nous donne encore plus d’informations quant aux analyses dynamiques ou statiques : un impact sur un état statique (0 ou 1) ne peut entraîner que des fautes fonctionnelles, alors qu’un impact sur une transition ralentit ou accélère le signal en sortie, au risque de générer une faute fonctionnelle.Enfin, l’étude de différents circuits complexes sur silicium face à plusieurs types de faisceau laser nous a permis de confronter notre méthodologie à la mesure. Une chaîne d’inverseurs, une bascule de type D, et un circuit de verrouillage ont ainsi été impactés. Les résultats observés en simulation sont cohérents avec la mesure, notamment du point de vue comportemental et fonctionnel. / This present work deals with the analysis and study of the integrated circuits behavior in CMOS technology under laser injection. An implementation methodology of a laser impact has been developed and optimized. The study has been focused on the development of a simulation tool integrating an electrical model of a laser impact on MOS transistor. This allows to reproduce in a qualitative way the behavior of a circuit under laser impact (semi-invasive attack on rear face of the circuit), whatever the physical properties of the laser.A preliminary study allowed us to calibrate a new electrical model and its use methodology based on the expected theory: photocurrent creation proportional to the applied potential on the drain junction and linked to the photoelectrical potential with the impacted area; triggering of the lateral parasitic bipolar transistors.The analysis of different complex circuits on silicon under different kind of laser beam allowed us also to validate the developed tool and its implementation methodology: it will help designers to prevent or predict such behavior of their circuits under laser attack, allowing them to find solutions of countermeasures and thus making their integrated circuits more robust in critical applications.

Des logiciels complexes, assemblés à partir de nombreux composants préexistants, sont aujourd'hui utilisés pour des emplois de plus en plus critiques (télécommunication, ferroviaire, automobile...). Les risques encourus, aussi bien humains qu'économiques, exigent de pouvoir mettre en place dans ces systèmes des mécanismes de tolérance aux fautes flexibles et adaptables indépendamment des composants utilisés. Mais la complexification des logiciels pose problème, car les approches développées jadis pour assurer la sûreté de fonctionnement de petits systèmes ne leur sont plus applicables. Connues depuis longtemps, les architectures réflexives, en autorisant le découplage des aspects fonctionnels et non-fonctionnels d'un système, visent à résoudre ce problème. Jusqu'ici cependant, les approches proposées s'étaient limitées à des prototypes simples, souvent réalisés ex-nihilo pour expérimentation. Or la tolérance aux fautes est une propriété globale des systèmes considérés, qui requiert la prise en compte de tous les niveaux d'abstraction rencontrés. Dans cette thèse, nous étudions comment le paradigme réflexif peut être adapté pour permettre d'intégrer les considérations algorithmiques de la tolérance aux fautes (validité, observation, contrôle) aux contraintes architecturales rencontrées dans les systèmes complexes (abstraction, transparence, inter-opérabilité). Pour aborder cette problématique, nous développons un nouveau cadre conceptuel, la réflexivité multi-niveaux, et les concepts d'empreinte réflexive et de lien inter-niveaux qui lui sont associés. Nous validons ensuite la pertinence pratique de notre proposition en abordant la réplication de serveurs CORBA à brins d'exécution multiples (multithreaded) sur un exemple concret constitué de GNU/Linux et de l'ORB commercial ORBacus. Nous concluons finalement à la nécessité d'un nouveau paradigme de développement basé sur des composants rendus réflexifs dès leur réalisation.

La mise en oeuvre de systèmes autonomes nécessite le développement et l'utilisation d'architectures logicielles multi-couches qui soient adaptées. Typiquement, une couche fonctionnelle renferme des modules en charge de commander les éléments matériels du système et de fournir des services élémentaires. Pour être robuste, la couche fonctionnelle doit être dotée de mécanismes de protection vis-à-vis de requêtes erronées ou inopportunes issues de la couche supérieure. Nous présentons une méthodologie pour tester la robustesse de ces mécanismes. Nous définissons un cadre général pour évaluer la robustesse d'une couche fonctionnelle par la caractérisation de son comportement vis-à-vis de requêtes inopportunes. Nous proposons également un environnement de validation basé sur l'injection de fautes dans le logiciel de commande d'un robot simulé. Un grand nombre de cas de tests est généré automatiquement par la mutation d'une séquence de requêtes valides. Les statistiques descriptives des comportements en présence de requêtes inopportunes sont analysées afin d'évaluer la robustesse du système sous test. / The implementation of autonomous systems requires the development and the using of multi-layer software architecture. Typically, a functional layer contains several modules that control the material of the system and provide elementary services. To be robust, the functional layer must be implemented with protection mechanisms with respect to erroneous or inopportune requests sent from the superior layer. We present a methodology for robustness testing these mechanisms. We define a general framework to evaluate the robustness of a functional layer by characterizing its behavior with respect to inappropriate requests. We also propose an validation environment based on fault injection in the control software of a simulated robot. A great number of test cases is generated automatically by the mutation of a sequence of valid requests. The descriptive statistics of the behaviors in the presence of inappropriate requests are analyzed in order to evaluate the robustness of the system under test.

Ces dernières années ont vu naitre un intérêt grandissant pour les décodeurs correcteurs d'erreurs opérant sur des circuits non fiables. En effet, la miniaturisation croissante des composants électroniques ainsi l'échelonnage agressif de la tension d'alimentation ont pour conséquence la diminution de la fiabilité des systèmes. Par conséquent, les futures générations de circuits électroniques seront intrinsèquement non fiables. En outre, les décodeurs correcteurs d'erreurs sont indispensables non seulement pour assurer une transmission fiable de l'information mais aussi pour concevoir des systèmes de stockage performants.Nous nous intéressons, dans cette thèse, plus particulièrement aux décodeurs à précision finie Min-Sum (MS), Self-Corrected Min-Sum (SCMS) et Stochastiques.Nous commençons par effectuer une analyse statistique du décodeur Min-Sum opérant sur des circuits à comportement probabiliste. Pour ce faire nous introduisons des modèles d'erreurs probabilistes pour les composants logiques et les opérateurs arithmétiques du décodeur et étudions leurs propriétés de symétrie. Puis nous effectuions une analyse asymptotique rigoureuse et en déduisons les équations d'évolution de densité du décodeur Min-Sum bruité. Nous mettons ainsi en évidence l'effet positif, dans certains cas, du bruit issu du circuit sur la capacité de correction du décodeur. Nous révélons ensuite l'existence d'un phénomène de seuil particulier que nous nommons seuil fonctionnel. Ce dernier peut être considéré comme la généralisation du seuil classique pour les décodeurs non fiables. Nous corroborons ensuite les résultats asymptotiques par des simulations Monte-Carlo.Nous implémentons des décodeurs LDPC bruités pour plusieurs paramètres de bruit et montrons que les décodeurs LDPC bruité ont des résultats très proches de ceux des décodeurs non bruités. Nous pouvons par conséquent considérer le circuit d'autocorrection comme un patch bruité appliqué au décodeur MS bruité afin d'améliorer la robustesse du décodeur face au bruit issu des composants non fiables. Nous évaluons par railleurs l'impact de l'ordonnancement et montrons qu'un ordonnancement série dégrade fortement la robustesse des décodeurs bruités MS et SCMS qui ne parviennent plus à atteindre une capacité de correction acceptable.Pour finir nous étudions les performances des décodeurs stochastiques pourvus de mémoires d'arêtes et opérant sur des circuits non fiables. Nous proposons deux modèles d'erreurs décrivant le comportement probabiliste des composants du décodeur. Nous montrons que, dans certains cas, le bruit issu du circuit non fiable permet de réduire le plancher d'erreur. Nous en déduisons alors que le décodeur stochastique est intrinsèquement tolérant aux fautes. / Over the past few years, there has been an increasing interest in error correction decoders built out of unreliable components. Indeed, it is widely accepted that future generation of electronic circuit will be inherently unreliable, due to the increase in density integration and aggressive voltage scaling. Furthermore, error correction decoders play a crucial role both in reliable transmission of information and in the design of reliable storage systems. It is then important to investigate the robustness of error correction decoders in presence of hardware noise.In this thesis we focus on LDPC decoders built out of unreliable computing units. We consider three types of LDPC decoders: the finite-precision Min-Sum (MS) decoder, the Self-Corrected Min-Sum (SCMS) decoder and the Stochastic decoder.We begin our study by the statistical analysis of the finite-precision Min-Sum decoder with probabilistic components. To this end, we first introduce probabilistic models for the arithmetic and logic units of the decoder and discuss their symmetry properties. We conduct a thorough asymptotic analysis and derive density evolution equations for the noisy Min-Sum decoder. We highlight that in some particular cases, the noise introduced by the device can increase the correction capacity of the noisy Min-Sum with respect to the noiseless decoder. We also reveal the existence of a specific threshold phenomenon, referred to as functional threshold, which can be viewed as the generalization of the threshold definition for noisy decoders. We then corroborate the asymptotic results through Monte-Carlo simulations.Since density evolution cannot be defined for decoders with memory, the analysis of noisy Self-corrected Min-Sum decoders and noisy Stochastic decoders was restricted to Monte-Carlo simulations.We emulate the noisy SCMS decoders with various noise parameters and show that noisy SCMS decoders perform close to the noiseless SCMS decoder for a wide range of noise parameters. Therefore, one can think of the self-correction circuit as a noisy patch applied to the noisy MS decoder, in order to improve its robustness to hardware defect. We also evaluate the impact of the decoder scheduling on the robustness of the noisy MS and SCMS decoders and show that when the serial scheduling is used neither the noisy MS decoder nor the noisy SCMS decoder can provide acceptable error correction.Finally, we investigate the performance of stochastic decoders with edge-memories in presence of hardware noise. We propose two error models for the noisy components. We show that in some cases, the hardware noise can be used to lower the error floor of the decoder meaning that stochastic decoders have an inherent fault tolerant capability.

La minimisation de la consommation d'énergie est primordiale lors de la conception de circuits. Cependant, il est nécessaire de s'assurer que cela ne compromette pas la sécurité des circuits. Et ce particulièrement face aux attaques physiques, les appareils mobiles étant des cibles idéales pour ces dernières.Ce travail vise à évaleur l'impact du body-biasing sur la résistance des circuits aux attaques laser. Ces techniques permettent d'ajuster dynamiquement le ratio consommation/performance d'un circuit en modifiant la tension de polarisation des caissons. Le manuscrit se découpe en quatre chapitres. Il commence par un état de l'art. Puis, le banc de test laser utilisé est présenté ainsi que le travail effectué pour permettre son automatisation et une première étude sur l'impact des impulsions laser de courte durée sur les mémoires SRAM. Le troisième chapitre rapporte les résultats d'une campagne d'injection de faute laser sur des mémoires soumises au body-biasing. Celle-ci permet de mettre en évidence une augmentation de la sensibilité au laser des circuits lorsque leur tension d'alimentation est réduite et que le Forward Body Biasing est utilisé. A partir de ces résultats, le dernier chapitre propose une méthode utilisant les capacités basse-consommation d'un microcontrôleur pour durcir un AES matériel. Ces travaux permettent ainsi de montrer que les techniques de réduction de la consommation peuvent constituer un risque sécuritaire potentiel si elle ne sont pas prises en compte correctement. Cependant, les capacités apportées au circuit dans ce cadre peuvent être détournées pour améliorer sa résistance aux attaques. / The increasing complexity of integrated circuits and the explosion of the number of mobile devices today makes power consumption minimisation a priority in circuit design. However, it is necessary to make sure that it does not compromise the security of sensitive circuits. In this regard, physical attacks are a particular concern, as mobile devices are ideal targets for these attacks.This work aims at evaluating the impact of body-biasing on circuit vulnerability to laser attacks. These methods allow to dynamically adjust the performance/consumption ratio of a circuit by modifying the bias voltage of the body. It is divided in four chapters. It begins by introducing cryptography, physical attacks and low power design methods. Then the test bench used during this thesis is described, as well as the developpement work done in order to allow its automation. Then an initial study of the impact of short duration laser pulses on SRAM memories is presented. The third chapter reports the results of a laser fault injection campaign on memories subjected to Forward Body-Biasing. The results show a sensitivy increase of the circuits when supply voltage is lowered and FBB is activated. Based on these results, the last chapter introduces a method using the body-biasing and voltage scaling capabilities of a microcontroller to harden a hardware AES embedded on the latter.In conclusion, this works shows that low-power design methods can induce additional security risks if they are not carefully taken into account. However the additional capabilities of the circuits intended for power consumption reduction can be used in a different way to enhance device resillience to attacks.

Absente en tant que telle dans le discours des juristes civilistes français, la normativité précontractuelle constitue un phénomène juridique à part entière, dont l'appréhension suppose de suspendre provisoirement le raisonnement habituel par lequel le juriste appréhende la période précontractuelle.Signalée par les fautes précontractuelles, la normativité précontractuelle est distincte de la normativité générale et abstraite, inhérente à la période précontractuelle, que des différents dispositifs du Code civil (p. ex. art. 1109 et s.) et des principes jurisprudentiels (p. ex. la bonne foi) indiquent. Concrète, la normativité précontractuelle apparaît dans un premier temps tel un rapport normatif, établi entre les précontractants en situation de négociation. Décelable en rétrospective d'un contrat critiqué à l'occasion d'une faute simple ou qualifiée, ce rapport se constate également dans la perspective d'un contrat en négociation et constitue la réalité matérielle de cette normativité particulière. Dans un second temps, la normativité précontractuelle renvoie, dans l'ordre des concepts, à une norme. Endogène, celle-ci se manifeste dans l'environnement évolutif, au sein duquel les précontractants se placent volontairement pour déterminer le contenu de leur contrat futur.Point de jonction d'une norme spécifique précontractuelle et d'un rapport noué entre les précontractants, la normativité précontractuelle tient en échec la théorie des sources d'obligations, dans la mesure où celle-ci, considérée comme répertoriant les sources de normativité, ne parvient pas à expliquer celle-là par une seule source. Éclectique et complexe, la normativité précontractuelle échappe, quant à sa représentation, à une construction juridique. Fabriquée dans une discussion normative qui suppose d'envisager les précontractants dans le rapport qui les unit l'un à l'autre, la norme précontractuelle concrète se réalise, au cas par cas, sous l'action originale du juge, lorsque celui-ci reconnaît, rétrospectivement, sa présence ou non, à l'issue d'une bataille argumentative à laquelle les précontractants, parties au procès, participaient, pour mettre en avant l'intérêt qui les animaient lors des négociations et qu'ils entendent désormais faire privilégier par le juge, dans la pesée des intérêts.Hypothèse de quasi-droit, la mise en évidence de la normativité précontractuelle et sa mise à l'épreuve invitent le juriste à repenser les chemins de la normativité pour faire entièrement place à l'irréductible sociabilité qui caractérise le droit. / Absent as such in the discourse of French civil lawyers, the pre-contractual normativity is a legal phenomenon. Its comprehension supposes temporarily suspending the usual reasoning by which a jurist apprehends the pre-contractual period.Revealed through mistakes committed during pre-contractual negotiations, pre-contractual normativity is distinct from general and abstract normativity of the pre-contractual period and indicated in various provisions of the Civil Code (art. 1109 et seq.) and jurisprudential principles (e.g. good faith). As it is concrete, pre-contractual normativity firstly appears as a normative relationship, established between negotiators in the process of negotiating, whether the contract is finally signed or not. This relationship is the material reality of this particular normativity. Secondly, pre-contractual normativity sends back to a norm. As it is endogenous, it is revealed in the evolving environment, in which the negotiators voluntarily place themselves to settle the content of their future contract.Pre-contractual normativity is where a specific pre-contractual norm and a relationship forged between negotiators meet. It renders ineffective the theory of sources of obligations, since the latter, which is known for listing the sources of normativity, fails to explain the former with a single source. Pre-contractual normativity is eclectic and complex and thus, defies a single theorization in the way it is presented. Created in the process of a normative discussion which supposes considering negotiators in the relationship that unites them to one another, the concrete pre-contractual norm is achieved, case-by-case, under the supervision of a judge, who afterwards recognizes a presence or absence of such a norm at the end of a debate in which the negotiators – who have become party to the case - actively take part. The aim is to put forward the interests that stir them during the negotiations and that they now intend to have the judge's favor in his balancing of interests.The demonstration of pre-contractual normativity and its modus operandi are hypothesis of quasi-law and invite jurists to rethink the paths to normativity to give way to the completely inherent sociability that characterizes the law.

La théorie des systèmes a acquis un statut interdisciplinaire au cours des cinq dernières décennies, et un aspect important de cette théorie concerne la commande automatique des systèmes dynamiques. Un dispositif de commande, appelé contrôleur ou régulateur, est un dispositif qu'on interconnecte à un système donné, qu'on désigne aussi sous le terme de procédé ou processus, de manière à réaliser un système global ayant un comportement désiré ou des performances spécifiées. Dans cette thèse, nous traitons de la problématique de la commande automatique des systèmes dynamiques sujets à des défaillances. Cette problématique est fortement motivée par les exigences de sûreté de fonctionnement des systèmes en milieu industriel où la commande tolérante aux défauts constitue un moyen pour améliorer la fiabilité et accroître la disponibilté des systèmes tout en assurant les performances souhaitées. Le travail présenté dans cette thèse porte essentiellement sur la synthèse de techniques de commande en ligne en vue de garantir une tolérance aux pannes à tout moment pour le système bouclé. Deux approches sont proposées, à savoir une première approche basée sur une banque de contrôleurs pré-conçus et une seconde approche basée sur la conception en ligne des commandes. L'originalité de ces approches réside dans le fait qu'aucune information a priori sur le procédé n'est exigée ou n'est disponible en temps réel. En particulier, aucune identification ni estimation des paramètres du procédé n'est effectuée en temps réel. La reconfiguration des contrôleurs suite à une défaillance du procédé se base uniquement sur les trajectoires réelles (signaux) issues du procédé. Nous utilisons l'approche comportementale des systèmes comme paradigme de modélisation mathématique pour le développement des solutions proposées. Dans ce cadre mathématique, le concept d'interconnexion entre deux systèmes dynamiques, à savoir le contrôleur et le procédé, joue un rôle important dans la formulation et la solution du problème de commande et permet de déterminer l'ensemble admissible des trajectoires du procédé qui sont compatibles avec les spécifications de performance. Du point de vue pratique, la réduction des transitoires lors de la reconfiguration des contrôleurs est l'une des exigences importantes dans les algorithmes de commandes tolérantes aux défauts. La dernière partie de la thèse traite de la gestion de ces transitoires à l'aide d'une technique d'implantation des contrôleurs en temps réel qui assure une transition sans-à-coup lors des reconfigurations. En outre, on illustre dans cette dernière partie de la thèse les solutions de commandes obtenues pour la tolérance aux fautes sur des exemples issus du monde réel, à savoir un procédé hydraulique constitué de deux bacs à niveau, un avion en phase d'approche à l'atterrissage, et une éolienne NREL de 5 mégawatts / The field of system and control theory has achieved an interdisciplinary status during the past five decades, and we refer to the theory that was developed during this period as the conventional control theory. This mainly relates to the study of automation and the design of controllers. A controller is a device that makes the interconnection with a given system so that the controlled system can behave in a desired way. In this thesis, we deal with the issues when the controlled system becomes faulty. The control of a faulty system addresses the concept of Fault-Tolerant Control System (FTCS). The study of such systems is in response to the demands of large-scale industries since from their viewpoint it is the foremost task to design control systems, which are capable of tolerating potential faults occurring either in the internal closedloops or from the environmental factors in order to improve the reliability and availability of a system while providing the expected performance. The work presented in this thesis is mainly focused on synthesizing the online controllers that guarantee the closed-loop system to be fault-tolerant at anytime. Two methodologies are proposed in this work, which rest under the broad classification of FTC systems, namely projection-based approach and online redesign approach. The novelty of these approaches lies in the fact that any a priori information about the plant is not available in realtime. In addition, no online identification or estimation of the operating plant is carried out. Rather, the re-configuration procedure of the controllers is solely based on the measurements generated by the unknown plant. This phenomenon is very nicely demonstrated by using the time-trajectory based viewpoint of behavioral theory. Within this mathematical framework, the interconnection between two dynamical systems, namely the plant and the controller, plays the significant role. Consequently, taking the benefits of this behavioral framework, the real-time measurement based solutions are proposed to handle the fault-tolerant control problem. From the practical implementation viewpoint, the transient management during the controller reconfiguration mechanism is one of the important requirements for active FTCS. The last part of the thesis deals with the online implementation of the controllers within the behavioral framework, which takes care of the transient mechanism. The proposed approach guarantees the "real-time smooth interconnection" between the controller and the unknown plant. Moreover, in this part the application of the theory developed in the thesis is effectively demonstrated on real-world examples, namely the two-tanks system, the aircraft landing mechanism, and the NREL's 5MW wind turbine system.