No description available.

No description available.

Les propriétés électriques et physiques de structures à faible dimensionalité ont été étudiées pour des applications dans des domaines divers comme l’électronique, les capteurs. La mesure du bruit bruit à basse fréquence est un outil très utile pour obtenir des informations relatives à la dynamique des porteurs, au piègeage des charges ou aux mécanismes de collision. Dans cette thèse, le transport électronique et le bruit basse fréquence mesurés dans des structures à faible dimensionnalité comme les dispositifs multi-grilles (FinFET, JLT…), les nanofils 3D en Si/SiGe, les nanotubes de carbone ou à base de graphène sont présentés. Pour les approches « top-down » et « bottom-up », l’impact du bruit est analysé en fonction de la dimensionalité, du type de conduction (volume vs surface), de la contrainte mécanique et de la présence de jonction metal-semiconducteur. / Electrical and physical properties of low-dimensional structures have been studied for the various applications such as electronics, sensors, and etc. Low-frequency noise measurement is also a useful technique to give more information for the carrier dynamics correlated to the oxide traps, channel defects, and scattering. In this thesis, the electrical transport and low-frequency noise of low-dimensional structure devices such as multi-gate structures (e.g. FinFETs and Junctionless FETs), 3-D stacked Si/SiGe nanowire FETs, carbon nanotubes, and graphene are presented. From the view point of top-down and bottom-up approaches, the impacts of LF noise are investigated according to the dimensionality, conduction mechanism (surface or volume conduction), strain technique, and metal-semiconductor junctions.

L'objectif de cette thèse est d'étudier la fiabilité et la cyclabilité des jonctions Tunnel magnétique pour mieux comprendre les mécanismes de dégradation et de claquage de la barrière. Une étude de l'endurance de la barrière MgO jusqu'au claquage électrique est présentée. Les échantillons ont été testés sous un mode impulsionnel. Par l'étude de l'effet de retard entre des impulsions successives, une durée de vie optimale des JTM est observée pour une valeur intermédiaire de retard entre les impulsions correspondant à un compromis optimal entre la densité moyenne de charge piégée dans la barrière et la modulation temporelle de charge. En outre, un modèle de piégeage / dépiégeage de charge a été développé qui appuie cette interprétation. L'étude souligne le rôle des pièges de charges dans le mécanisme de claquage de la barrière tunnel. Elle montre aussi que l'endurance extrêmement longue pourrait être obtenue en réduisant la densité des sites de piégeage d'électrons dans la barrière tunnel. Puis, une étude de l'endurance et le bruit basse fréquence a été dans les jonctionS CoFeB/MgO/CoFeB pour STT-MRAM ou TA-MRAM. Une corrélation a été observée et expliquée par la présence de sites de piégeage d'électrons dans la barrière de MgO et le rôle des phénomènes de charge/ décharge à la fois dans la fiabilité et la puissance du bruit en 1 / f électrique. Ces résultats prouvent que le test du bruit basse fréquence peut être utilisé comme une caractérisation prédictive de l'endurance. Enfin, en perspectives, des mesures complémentaires en été proposées pour développer plus le modèle de charge/décharge, une optimisation de la barrière pourrait ainsi être réaliser pour réduire le nombre des pièges de charge au sein de la barrière et par conséquent améliorer la fiabilité des jonctions Tunnel. / The thesis objective is to study the Magnetic Tunnel Junction reliability and cyclability to more understand the barrier breakdown mechanisms. An investigation of barrier endurance till electrical breakdown in MgO-based magnetic tunnel junctions (MTJs) is presented. Samples were tested under pulsed electrical stress. By studying the effect of delay between successive pulses, an optimum endurance of MTJs is observed for an intermediate value of delay between pulses corresponding to an optimum trade-off between the average density of charge trapped in the barrier and the amplitude of its time-modulation at each voltage pulse. Furthermore, a charge trapping/detrapping model was developed which support this interpretation. The study emphasizes the role of electron trapping/detrapping mechanisms on the tunnel barrier reliability. It also shows that extremely long endurance could be obtained in MTJs by reducing the density of electron trapping sites in the tunnel barrier. Then the write endurance and the 1/f noise of electrical origin were characterized in CoFeB/MgO/CoFeB MTJ for STT-MRAM or TA-MRAM. A correlation was observed and explained by the presence of electron trapping sites in the MgO barrier and the role of electron trapping/detrapping phenomena in both the MTJ reliability and its 1/f electrical noise power. These results suggest that 1/f noise could be used as a predictive characterization of the MTJ endurance. Finally, as thesis perspectives, some complement measurements were proposed to further investigate this model and an optimization of MgO barrier which could be carried out to reduce the density of these trapping sites was presented to ameliorate the MTJs reliability.

Parmi les architectures candidates pour les générations sub-22nm figurent les transistors sur silicium sur isolant (SOI). A cette échelle, les composants doivent intégrer des films isolants enterrés (BOX) et des canaux de conduction (Body) ultra-minces. A ceci s'ajoute l'utilisation d'empilements de grille avancés (diélectriques à haute permittivité / métal de grille) et une ingénierie de la contrainte mécanique avec l'utilisation d'alliages SiGe pour le canal des transistors de type P. La mise au point d'une telle technologie demande qu'on soit capable d'extraire de façon non destructive et avec précision la qualité du transport électronique et des interfaces, ainsi que les valeurs des paramètres physiques (dimensions et dopages), qui sont obtenues effectivement en fin de fabrication. Des techniques d'extraction de paramètres ont été développées au cours du temps. L'objectif de cette thèse est de reconsidérer et de faire évoluer ces techniques pour les adapter aux épaisseurs extrêmement réduites des composants étudiés. Elle combine mesures approfondies et modélisation en support. Parmi les résultats originaux obtenus au cours de cette thèse, citons notamment l'adaptation de la méthode split CV complète qui permet désormais d'extraire les paramètres caractérisant l'ensemble de l'empilement SOI, depuis le substrat et son dopage jusqu'à la grille, ainsi qu'une analyse extrêmement détaillée du transport grâce à des mesures en régime de couplage grille arrière à température variable ou l'exploitation de la magnétorésistance de canal depuis le régime linéaire jusqu'en saturation. Le mémoire se termine par une analyse détaillée du bruit basse fréquence. / Silicon on insulator (SOI) transistors are among the best candidates for sub-22nm technology nodes. At this scale, the devices integrate extremely thin buried oxide layers (BOX) and body. They also integrate advanced high-k dielectric / metal gate stacks and strain engineering is used to improve transport properties with, for instance, the use of SiGe alloys in the channel of p-type MOS transistors. The optimization of such a technology requires precise and non-destructive experimental techniques able to provide information about the quality of electron transport and interface quality, as well as about the real values of physical parameters (dimensions and doping level) at the end of the process. Techniques for parameter extraction from electrical characteristics have been developed over time. The aim of this thesis work is to reconsider these methods and to further develop them to account for the extremely small dimensions used for sub-22nm SOI generations. The work is based on extended characterization and modelling in support. Among the original results obtained during this thesis, special notice should be put on the adaptation of the complete split CV method which is now able to extract the characteristic parameters for the entire stack, from the substrate and its doping level to the gate stack, as well as an extremely detailed analysis of electron transport based on low temperature characterization in back-gate electrostatic coupling conditions or the exploitation of channel magnetoresistance from the linear regime of operation to saturation. Finally, a detailed analysis of low-frequency noise closes this study.

O objetivo principal deste trabalho é o estudo de transistores MuGFETs de porta tripla de Corpo de canal tipo-n com e sem a aplicação da configuração DTMOS. Este estudo será realizado através de simulações numéricas tridimensionais e por caracterizações elétricas. A corrente de dreno, a transcondutância, a resistência, a tensão de limiar, a inclinação de sublimiar e a Redução da Barreira Induzida pelo Dreno (DIBL) serão analisadas em modo DTMOS e em configuração de polarização convencional. Importantes figuras de mérito para o desempenho analógico como transcondutância-sobre-corrente de dreno, a condutância de saída, a tensão Early e o ganho de tensão intrínseco serão estudados tanto experimentalmente como através de simulações numéricas tridimensionais para diferentes concentrações de dopantes no canal. Os resultados indicam que a configuração DTMOS apresenta as características elétricas superiores (4 e 10 %) e maior eficiência dos transistores. Além disso, os dispositivos DTMOS com alta concentração de dopantes no canal apresentaram um desempenho analógico muito melhor quando comparados ao transistor de porta tripla de Corpo em modo de operação convencional. O ruído de baixa frequência (LF) é pela primeira vez experimentalmente analisado na região linear e saturação. A origem do ruído é analisada de maneira a compreender os mecanismos físicos envolvidos neste tipo de ruído. As medições mostraram que os espectros do sinal dos dispositivos de porta tripla de Corpo e DTMOS são compostos por flutuações referentes ao número de portadores devido ao ruído flicker e por ondas de ruído de geração e recombinação no dielétrico de porta que se torna maior com o aumento da tensão de porta. No entanto, o principal fato desta análise é que o dispositivo DTMOS apresentou praticamente a mesma magnitude do ruído LF na região linear e de saturação que o dispositivo de Corpo. A energia de 60 MeV na fluência de p/1012 cm-2 de radiações de prótons é também estudada experimentalmente em termos das características elétricas, desempenho do analógico e ruído LF nos dispositivos de porta tripla de Corpo e DTMOS. Os resultados indicam que combinado com as suas melhores características elétricas e um ótimo desempenho analógico do DTMOS, faz o transistor de porta tripla de Corpo um candidato muito competitivo para aplicações analógicas em ruído de baixa frequência antes e depois da irradiação. A vantagem da técnica DTMOS em transistores de porta tripla em ambientes onde os dispositivos têm de suportar alta radiação é devido à menor penetração do campo de dreno que reduz o efeito das cargas induzidas pelo óxido de isolação (STI). Finalmente, o transistor de Corpo de porta tripla de canal tipo-n é experimentalmente estudado como célula de memória, isto é, como 1T-DRAM (Memória de Acesso Aleatório Dinâmico com 1 transistor). Para escrever e ler 1 é utilizado um modo de programação que utiliza o efeito do transistor bipolar parasitário (BJT) enquanto a polarização direta da junção do corpo e do dreno é usada para escrever 0. As correntes de leitura e escrita aumentam com o aumento da tensão do corpo (VB) porque as cargas induzidas pelo efeito BJT é armazenada dentro da aleta. Quando o corpo do transistor está flutuante, o dispositivo retém mais cargas dentro da sua aleta. Além disso, transistor de Corpo pode ser utilizado como 1T-DRAM com eletrodo de porta e substrato flutuando. Neste caso, o dispositivo funciona como um biristor (sem porta). / The main goal of this work is to investigate the n-channel MuGFETs (triple-gate) Bulk transistors with and without the application of DTMOS operation. This work will be done through three-dimensional numerical simulation and by electrical characterizations. The drain current, transconductance, resistance, threshold voltage, subthreshold swing and Drain Induced Barrier Lowering (DIBL) will be analyzed in the DTMOS mode and the standard biasing configuration. Important figures of merit for the analog performance such as transconductance-over-drain current, output conductance, Early voltage and intrinsic voltage gain will be studied experimentally and through three-dimensional numerical simulations for different channel doping concentrations. The results indicate that the DTMOS configuration has superior electrical characteristics (4 e 10 %) and higher transistor efficiency. In addition, DTMOS devices with a high channel doping concentration exhibit much better analog performance compared to the normal operation mode. Low-Frequency (LF) noise is for the first time experimentally investigated in linear and saturation region. The origin of the noise will be analyzed in order to understand the physical mechanisms involved in this type of noise. Measurements showed that the signal spectra for Bulk and DTMOS are composed of number fluctuations related flicker noise with on top generation and recombination noise humps, which become more pronounced at higher gate voltage. However, the most important finding is the fact that DTMOS devices showed practically the same LF noise magnitude in linear and saturation region than standard Bulk device. Proton irradiation with energy of 60 MeV and fluence of p/1012 cm-2 is also experimentally studied in terms of electric characteristic, analog performance and the LF noise in Bulk and DTMOS triple gate devices. The results indicate that the combined of the better electrical characteristics and an excellent analog performance of DTMOS devices, makes it a very competitive candidate for low-noise RF analog applications before and after irradiation. The advantage of dynamic threshold voltage in triple gate transistors in environments where the devices have to withstand high-energy radiation is due to its lower drain electric field penetration that lowers the effect of the radiation-induced charges in the STI (shallow trench isolation) regions adjacent to the fin. Finally, the n-channel triple gate Bulk device is used for memory application, that is, 1T-DRAM (Dynamic Random Access Memory with 1 Transistor). Bipolar junction transistor (BJT) programming mode is used to write and read 1 while the forward biasing of the body-drain junction is used to write 0. The reading and writing current increases with increasing body bias (VB) because the load induced by the BJT effect is stored within the fin. When the body of the transistor is floating, the device retains more charge within its fin. In addition, transistor could also operate as 1T-DRAM with both gate and bulk contacts floating, which is similar to the biristor (gateless) behavior.

Kadmium telurid je velmi důležitý materiál jak základního, tak i aplikovaného výzkumu. Je to dáno zejména jeho výhodnými elektronickými, optickými a strukturními vlastnostmi, které ho předurčují pro náročné technické aplikace. Dnes se hlavně používá pro jeho vysoké rozlišení k detekci a X-záření. Hlavní výhodou detektorů na bázi CdTe je, že nepotřebují chlazení a mohou spolehlivě fungovat i při pokojové teplotě. To způsobuje efektivnější interakce fotonů než je tomu u Si nebo jiných polovodičových materiálů. Obsahem této práce byla analýza a interpretace výsledků získaných studiem šumových a transportních charakteristik CdTe vzorků. Měření ukázaly že odpor homogenní části CdTe krystalů mírně klesá při připojení elektrického pole na vzorku. Při změně teploty navíc dochází k odlišné reakci u CdTe typu p a n. Právě těmto efektům je v práci věnována pozornost. Pomocí šumové spektroskopie bylo zjištěno, že při nízkých frekvencích je u vzorků dominantní šum typu 1/f, zatímco při vyšších frekvencích je sledován generačně-rekombinační šum a tepelný šum. Všechny měřené vzorky vykazovaly mnohem vyšší hodnotu šumu na nízkých frekvencích než udává Hoogeova rovnice. Byly nalezeny a popsány zdroje nadbytečného šumu.

Les HEMT à base de nitrure de gallium sont des composants très prometteurs en termes de performances en puissance et de fréquence de travail. L'enjeu est donc de développer des technologies performantes et fiables, afin d'intégrer ces transistors aux systèmes hyperfréquences, notamment dans le domaine des télécommunications, et en milieu durci. Les travaux ont été focalisés sur l'étude de la localisation des sources de bruit en excès aux basses fréquences, et de leur évolution suite aux phases de tests de vieillissement accéléré. Les caractérisations électriques ont été réalisées sur des structures fabriquées sur quatre plaques, dont trois sont basées sur une hétérostructure AlGaN/GaN, et la quatrième sur l'hétérostructure AlInN/AlN/GaN. Les résultats obtenus ont permis de valider une méthode de modélisation des sources de bruit en 1/f, localisées dans les zones d'accès aux contacts ohmiques et dans le canal. Des tests de vieillissement accéléré sous contraintes électriques ont permis de détecter des dégradations des performances statiques et du niveau de bruit en excès. Les effets combinés de piégeage et des effets thermiques expliquent ces dégradations, la température s'en étant révélée un facteur d'accélération. / The HEMT based on GaN materials are very promising, speaking of performance in power and frequency. The challenge is to develop efficient and reliable GaN based technologies, to intagrate these transistors to power microwave circuits, especially in the telecommunications field and on harsh environment. The work was focused on the study of the location of low frequency noise sources, and their evolution after accelerated life tests. The electrical characterizations were performed on structures made on four different wafers, three based on the AlGaN/GaN heterostructure, and the fourth based on the AlInN/AlN/GaN heterostructure. Thanks to the achieved results, a method for modeling 1/f noise sources, located in the channel and in the ohmic contacts access areas, has been validated. Life tests under electrical stress have been performed to detect DC and excess noise degradation. These degradations are explained by combined effects of trapping and thermal phenomena, with the temperature as an acceleration factor of degradation.

Le travail presente dans ce memoire a pour objet principal l'etude des phenomenes de bruit du fond electrique basse frequence dans des transistors pour applications micro-ondes de type effet de champ (HEMT) sur SiGe et GaN ainsi que de type bipolaire a heterojonction (TBH) a base de silicium-germanium (SiGe). Dans un premier chapitre nous rappelons les caracteristiques et proprietes essentielles des sources de bruit en exces que l'on rencontre generalement dans ce type de composants et proposons une description des bancs de mesure de bruit mis en oeuvre. Dans les deuxieme et troisieme chapitres, nous proposons une analyse detaillee de l'evolution du bruit observe en fonction de la frequence, de la polarisation, et de la geometrie sur des HEMTs des deux familles technologiques SiGe et GaN. Nous avons en particulier etudie les deux generateurs de bruit en courant en entree et en sortie respectivement iG et iD ainsi que leur correlation. Ceci nous a permis, en nous appuyant aussi sur l'analyse des caracteristiques statiques des transistors, d'identifier les diverses sources de bruit en exces presentes dans ces composants et de faire des hypotheses sur leurs origines. Le dernier chapitre est consacre aux TBHs a base de SiGe. Dans une premiere partie nous etablissons comment varie le bruit basse frequence de TBHs, fabriques par un premier constructeur, en fonction de la polarisation, de la geometrie et de la fraction molaire de germanium. Dans une seconde partie nous mettons en evidence, d'apres nos observations effectuees sur des TBHs fabriques par un second constructeur, l'impact important sur le bruit BF de stress thermiques appliques sur ce type de composants.

Les architectures des dispositifs Silicium-Sur-Isolant (SOI) représentent des alternatives attractives par rapport à celles en Si massif grâce à l’amélioration des performances des transistors et des circuits. Dans ce contexte, les plaquettes SOI doivent être d’excellente qualité.Dans cette thèse nous développons des nouveaux outils de caractérisation électrique et des modèles pour des substrats SOI avancés. La caractérisation classique pseudo-MOSFET (-MOSFET) pour le SOI a été revisitée et étendue pour des mesures à basses températures. Les variantes enrichies de -MOSFET, proposées et validées sur des nombreuses géométries, concernent des mesures split C-V et des mesures bruit basse fréquence. A partir des courbes split C-V, une méthode d'extraction de la mobilité effective a été validée. Un modèle expliquant les variations de la capacité avec la fréquence s’accorde bien avec les résultats expérimentaux. Le -MOSFET a été aussi étendu pour les films SOI fortement dopés et un modèle pour l'extraction des paramètres a été élaboré. En outre, nous avons prouvé la possibilité de caractériser des nanofils de SiGe empilés dans des architectures 3D, en utilisant le concept -MOSFET. Finalement, le SOI ultra-mince dans la configuration -MOSFET s'est avéré intéressant pour la détection des nanoparticules d'or. / Silicon-On-Insulator (SOI) device architectures represent attractive alternatives to bulk ones thanks to the improvement of transistors and circuits performances. In this context, the SOI starting material should be of prime quality.In this thesis, we develop novel electrical characterization tools and models for advanced SOI substrates. The classical pseudo-MOSFET (-MOSFET) characterization for SOI was revisited and extended to low temperatures. Enriched variants of -MOSFET, proposed and demonstrated on numerous geometries, concern split C-V and low-frequency noise measurements. Based on split C-V, an extraction method for the effective mobility was validated. A model explaining the capacitance variations with the frequency shows good agreement with the experimental results. The -MOSFET was also extended to highly doped SOI films and a model for parameter extraction was derived. Furthermore, we proved the possibility to characterize SiGe nanowire 3D stacks using the -MOSFET concept. Finally thin film -MOSFET proved to be an interesting, technology-light detector for gold nanoparticles.