Este trabalho teve como objetivo principal a fabricação de fotodetetores do tipo Metal-Semicondutor-Metal (MSM) com corrente de escuro da ordem de 1 nA, responsividade da ordem de 0,1 A/W e razão fotocorrente/corrente de escuro de pelo menos 10. Estes valores asseguram que os fotodetetores obtidos tenham sensibilidade suficiente para serem utilizados em sensores ópticos integrados. Todos os materiais utilizados na construção dos fotodetetores MSM são compatíveis com processos convencionais de fabricação em microeletrônica, facilitando a integração com outros dispositivos em estado sólido. O semicondutor utilizado nos fotodetetores foi o silício, na forma monocristalina ou policristalina. Como material de eletrodo, foi utilizado o alumínio, o titânio ou o níquel. No processo de fabricação básico, foram utilizados apenas três etapas: deposição do filme metálico, fotolitografia e corrosão, confirmando a simplicidade de fabricação desse fotodetetor. Através da construção de dispositivos com diferentes geometrias e diferentes combinações dos materiais citados acima, foi possível verificar a influência que a estrutura cristalina do semicondutor, tipo de dopagem do semicondutor, geometria e material de eletrodo tem sobre o desempenho e o comportamento dos MSMs. O comprimento de onda de 632,8 nm foi utilizado na caracterização dos dispositivos, devido a sua disponibilidade e o desenvolvimento de guias ópticos utilizando esse comprimento de onda em trabalhos anteriores do nosso grupo de pesquisa. Os melhores resultados obtidos foram com as amostras de Si monocristalino tipo-p com eletrodos de titânio. Na amostra sinterizada à 250°C foi obtido um valor da corrente de escuro de 4,8 nA e, na amostra de referência, foi obtido um valor de responsividade de 0,28 A/W. / The goal of this work was the fabrication of Metal-Semiconductor-Metal (MSM) photodetectors with the following characteristics: dark current of about 1 nA, responsivity of about 0.1 A/W and dark/photocurrent ratio of at least 10. These values ensure that the photodetectors have enough sensitivity to be used in integrated optic sensors. All materials used in the fabrication of the MSM are compatible with conventional microelectronic manufacture process, so that the photodetectors can be more easily integrated with other solid-state devices. The semiconductor used in the photodetectors was silicon, in single crystal and polycrystalline form. As material of electrodes, aluminum, titanium or nickel had been used. The basic fabrication process consists of only three steps: metal film deposition, photolithography and etching, which confirm the simplicity of the fabrication of this device. Building MSMs with different geometries and making combinations with the materials cited above, gave the possibility to verify the influence that crystalline structure of the semiconductor, doping type of the semiconductor, geometry and electrode material have on the behavior of the photodetectors. The wavelength of 632.8 nm was used in the characterization of the devices, due to its availability and the development of optic waveguides using this wavelength in previous works of our research group. The best results were obtained with the samples fabricated using single crystal Si p-type with titanium electrodes. The sample annealed at 250°C had dark current value of 4.8 nA and, the reference sample had responsivity of 0.28 A/W.

Microplasmas são plasmas gerados em espaços com dimensões reduzidas, tipicamente, de dezenas a centenas de micrômetros. Apresentam como principal vantagem a possibilidade de se obter plasmas frios com densidades elevadas com baixo consumo de energia em pressões maiores do que em reatores convencionais, reduzindo sensivelmente o custo do equipamento. Um gerador de microplasma inédito foi desenvolvido neste trabalho, utilizando a tecnologia LTCC. O dispositivo é constituído por dois eletrodos paralelos de prata-paládio perfurados por centenas de microfuros, formando microcanais. O microplasma é gerado na região entre os eletrodos e é conduzido para fora do gerador através dos microcanais, constituindo um plasma remoto que pode interagir com a superfície de um material a ser processado. Os microfuros formam a estrutura de um microcatodo oco. Na fabricação, as camadas de cerâmica verde foram usinadas com uma máquina de CNC e os eletrodos foram obtidos por serigrafia. O método de pós-sinterização utilizando a cerâmica de transferência mostrou ser bastante reprodutível e produziu eletrodos totalmente planos, sem arqueamento. O gerador de microplasma foi instalado dentro de um reator RIE convencional e o microplasma foi gerado em DC e RF. A caracterização dos microplasmas de Ar, O2, N2 e He foi realizada por meio de curvas VxI, sonda dupla de Langmuir e espectroscopia de emissão óptica. Para descargas DC, em condições de baixa vazão de gás e elevada pressão, as curvas VxI mostraram três modos de descarga: catodo oco, normal e anormal. O efeito catodo oco foi evidenciado também pelos espectros de emissão óptica que mostraram raias na faixa de 300 a 450 nm, que indicam a presença de elétrons de alta energia. Essas raias foram mais fortemente evidenciadas em descargas RF. Temperaturas de elétrons elevadas, na faixa de 10 a 30 eV, foram obtidas através de medidas com a sonda dupla de Langmuir, nas condições em que o efeito catodo oco foi observado. A aplicabilidade do gerador de microplasma foi testada com foco no tratamento de superfície de polietileno e os resultados mostraram alta capacidade de redução do ângulo de contato e aumento da molhabilidade superficial, demonstrando, conseqüentemente, substancial modificação da energia de superfície do material, através desse processo a microplasma. / Microplasmas are plasmas generated in spaces with reduced dimensions, typically ranging from tens to hundreds of microns. The major advantage of a microplasma generator is the possibility of glow discharge generation with high plasma density and low power consumption at pressures higher than usually observed in conventional plasma reactors, reducing considerably the equipment cost. A novel structure of microplasma generator was developed in this work, using the LTCC technology. The device is composed of two silver-palladium parallel electrodes perforated by hundreds of microholes, constituting microchannels. The microplasma itself is formed between the electrodes and the plasma species are carried through the microchannels to reach the processing chamber, where they can interact with the samples to be treated. The presence of microholes can promote microhollow cathode effect. In the fabrication process, green tapes were micromachined by using a CNC and the electrodes were obtained by screen printing. The post-fire method using transfer tapes has demonstrated to be very reproducible and produced very flat electrodes. The microplasma generator was mounted into a conventional homemade reactive ion etching (RIE) reactor and driven by DC and RF power supply. Characterization of Ar, O2, N2 and He microplasmas was performed by means of VxI characteristics, double Langmuir probe and optical emission spectroscopy. For DC discharges, the VxI characteristics revealed three distinct regions: microhollow cathode mode, normal glow and abnormal glow, for low gas flow rate and high pressure conditions. The microhollow cathode effect was evidenced by optical emission that presented lines in wavelengths between 300 and 450 nm, indicating the presence of high energy electrons. These emission lines have shown to be more intense in RF discharges. Double Langmuir probe diagnostic showed high electron temperatures ranging from 10 and 30 eV, under the microhollow cathode effect conditions. The microplasma generator applicability was tested focusing on the surface treatment of polyethylene film. The results showed high efficiency of this process in reducing water contact angle and thus substantially increasing the polyethylene wettability, thus demonstrating effective modification of surface energy of the material. One can conclude that among other potential applications for material processing, the microplasma generator has already shown to be a reliable tool to modify the surface energy of materials.

Devido às dimensões cada vez mais reduzidas dos transistores e a utilização de novos materiais com baixa condutividade térmica, o desempenho de transistores avançados é afetado pelo autoaquecimento. Dispositivos sob os efeitos de autoaquecimento sofrem um aumento da sua temperatura, fazendo com que a mobilidade seja reduzida, além de comprometer a confiabilidade e gerar atrasos de sinal, trazendo impactos na eficiência de circuitos analógicos, bem como afetando o desempenho de circuitos digitais. Apesar da relevância do fenômeno, muitos estudos não o levam em consideração devido à dificuldade de sua verificação, uma vez que os métodos utilizados para transistores avançados requerem estruturas ou equipamentos especiais, que são raramente disponíveis. Dessa forma, três novas técnicas são desenvolvidas neste trabalho com o objetivo de viabilizar o estudo do efeito utilizando estruturas convencionais e medidas em corrente contínua: (i) a condutância de saída média; (ii) o método da assinatura na eficiência do transistor; (iii) a estimativa da resistência térmica utilizando somente medidas em corrente contínua. Os dois primeiros métodos são focados em uma análise qualitativa do autoaquecimento, permitindo uma verificação preliminar eficiente da presença e relevância do efeito, enquanto o terceiro método permite a extração da resistência térmica a partir do inverso da eficiência do transistor utilizando um processo iterativo, consequentemente possibilitando a obtenção do aumento da temperatura do canal devido ao autoaquecimento, com boa precisão e maior simplicidade em relação aos métodos disponíveis na literatura (com erro máximo menor que 6% para transistores de múltiplas portas em relação ao método de medidas pulsadas). Com essas técnicas, são feitas comparações da elevação de temperatura do canal entre transistores de múltiplas portas (também chamados de FinFET ou transistores 3D) e transistores de silício sobre isolante com camada de silício e óxido enterrado extremamente finos (SOI UTBB), usando simulações tridimensionais para obter condições similares de potência. Em dispositivos com menores comprimentos de canal, os FinFETs apresentaram temperaturas cerca de 60 K acima dos UTBBs. / Due to the reduction of devices\' dimensions and the use of new materials with low thermal conductivity, self-heating affects the performances of advanced transistors. Devices under self-heating effects suffer an increase of their temperature, causing mobility reduction, besides compromising reliability and generating signal delays, bringing impacts to the efficiency of analog circuits, and affecting the performance of digital circuits. Despite the relevance of the phenomenon, many studies do not consider it, given the difficulty to assess it, since the methods used for advanced transistors require special structures or equipment, which are rarely available. Hence, three new techniques are developed in this work, with the objective of permitting the study of the effect utilizing conventional structures and direct current measurements: (i) the mean output conductance method; (ii) the signature in the transistor efficiency method; (iii) the thermal resistance estimative using only direct current measurements. The first two methods are focused on a qualitative analysis of the self-heating, allowing an efficient preliminary verification of the presence and relevance of the effect, while the last allows the extraction of the thermal resistance from the inverse of the transistor efficiency through an iterative process, consequently making it possible to obtain the temperature rise in the channel due to the self-heating with a good precision and greater simplicity when compared to other methods available in the literature (with maximum error smaller than 6% for multiple gate transistors when compared to the pulsed method). With these techniques, comparisons between multiple gate transistors (also known as FinFET or 3D transistors) and silicon-on-oxide with ultra-thin body and buried oxide (SOI UTBB) are performed, utilizing three-dimensional simulations to obtain similar power conditions. In devices with smaller channel length, FinFETs presented temperatures approximately 60 K above the UTBBs.

Este trabalho tem como objetivo o estudo, caracterização elétrica e modelagem do novo transistor desenvolvido e fabricado no Laboratório de Sistemas Integráveis (LSI) da Universidade de São Paulo (USP) chamado BE (Back Enhanced) SOI MOSFET. Trata-se de um dispositivo inovador que se destaca principalmente pela sua facilidade de fabricação (exigindo apenas processos bem conhecidos e nenhuma etapa de dopagem do semicondutor) e sua flexibilidade quanto ao modo de operação (pode atuar como um transistor MOS tipo n ou um transistor MOS tipo p, dependendo somente da polarização de substrato). Aplicando-se tensão no substrato (VGB) é possível formar um canal de elétrons (VGB>0) ou lacunas (VGB<0) na segunda interface da camada de silício, por onde a corrente entre fonte e dreno flui. Sua patente foi requerida junto ao INPI (Instituto Nacional da Propriedade Industrial) sob o número BR 10 2015 020974 6. Foram realizadas medidas elétricas e simulações numéricas para melhor compreender seu princípio de funcionamento e as características que tornam possível sua reconfigurabilidade. Duas fabricações distintas deste tipo de dispositivo foram analisadas. Além das espessuras distintas, a principal diferença entre elas é o metal utilizado nos eletrodos de fonte e dreno, sendo alumínio na primeira e níquel na segunda versão. O alumínio utilizado na primeira versão resultou em contatos Ôhmicos após o processamento térmico das lâminas, que favoreceram o funcionamento do dispositivo como transistor tipo p, devido à natureza do material utilizado. A análise em função da temperatura (de 25ºC até 125ºC) mostrou uma variação da tensão de limiar (até 1,52mV/ºC) e uma degradação da mobilidade dos portadores de carga (analisado através da transcondutância), resultando no surgimento de um ponto invariante com a temperatura, o chamado ZTC (Zero Temperature Coefficient). Já a segunda versão possui contatos Schottky, na qual foram obtidos níveis de corrente apreciáveis tanto para transistores tipo n (na ordem de nA para as condições de polarização utilizadas), quanto para transistores tipo p (na ordem de ?A). O comportamento da curva de corrente de dreno deste dispositivo apresentou uma estabilização a partir de determinado valor de tensão de porta. A partir deste ponto o BE SOI MOSFET deixa de atuar como um transistor convencional e passa a ter sua corrente de dreno proporcional a tensão de substrato. Medidas em função da temperatura nesta segunda versão permitiram comparar os resultados com os da primeira versão. Percebeu-se a ausência do ponto de ZTC, uma vez que foi observado o aumento da corrente devido à diminuição da resistência dos contatos de fonte e dreno para temperaturas mais elevadas. Por fim, a operação de um circuito inversor utilizando o BE SOI MOSFET foi implementada, mesmo quando alternando os tipos dos transistores, comprovando a flexibilidade de funcionamento dos transistores ao mudar seu tipo em função da polarização de substrato. / The aim of this work is the study, the electrical characterization and the modeling of the new transistor that was developed and fabricated in the Laboratório de Sistemas Integráveis (LSI) at University of Sao Paulo (USP). It was named BE (Back Enhanced) SOI MOSFET. This innovative device has the advantage of a simple fabrication (only well-known processes are required to build it and there is no need of any doping step) and it has a reconfigurable operation (it can act as a n-type MOS transistor or as a ptype MOS transistor depending only on substrate bias). The substrate voltage (VGB) is responsible for the formation of an electron (VGB>0) or a hole (VGB<0) channel at the back interface of the silicon, where the drain current flows. The patent for it was required at the National Industrial Property Institute under the number BR 10 2015 020974 6. Electrical measurements and numerical simulations were performed to better understand its functioning principle and the characteristics that enable its reconfigurability. Two different fabrication splits were analyzed. Beside their thicknesses, the main difference between them is the drain and source metal electrode (aluminum in the first split and nickel in the second one). The one with aluminum electrodes resulted in Ohmic contacts after thermal processing, that favored the formation on the p-type transistor because of the nature of the used element. It was observed a variation of the threshold voltage (up to 1.52mV/ºC) and a mobility degradation (seen through the transconductance behavior) as a function of the temperature (from 25ºC to 125ºC), resulting in a zero-temperature coefficient (ZTC) bias point in this device. In this bias condition point, the drain current is almost constant as a function of the temperature, which is a good characteristic especially for analog circuits. The second split has Schottky drain and source contacts, in which appreciable current levels were obtained for both n-type transistors (order of magnitude of nA in the measured bias conditions) and p-type transistors (order of magnitude of ?A). The drain current of this device showed a particular behavior where the drain current stabilizes from a certain gate voltage. In this condition, the BE SOI MOSFET does not act as a conventional transistor anymore and its current is proportional to the substrate bias. Measurements as a function of the temperature were performed in the device too. It was observed an increase of the drain current, differently from the first split, due to the reduction of the source and drain contacts resistances as a function of the temperature. This resulted in the absence of the ZTC point. Finally, the operation of an inverter circuit using BE SOI MOSFET transistors was implemented, even if the type of the transistors were switched. This result shows the flexibility of operation of the transistor, in other words, it is possible to change its type as a function of the substrate bias.

Tornar a verificação funcional mais eficiente, em termos de gasto de recursos de computação e tempo, é necessário para a contínua evolução dos sistemas digitais. A verificação funcional com geração de casos de teste aleatória ajustada por cobertura é uma das alternativas identificadas nos últimos anos para acelerar a execução de testbenches. Várias abordagens têm sido testadas com sucesso na verificação funcional de núcleos de hardware, no domínio de aplicação dos processadores de propósito geral, porém, influenciada por características específicas do domínio, dos modelos de cobertura e do espaço possível de casos de teste. Por outro lado, pouca atenção tem sido dispensada à verificação ajustada por cobertura em outros domínios de aplicação como nos de sistemas de comunicação e de sistemas multimídia. Estes casos são tratados no presente estudo, com os fatores específicos que influenciam os resultados dos testbenches com geração ajustada. Entre os fatores relevantes para isto, foram identificados o tamanho do espaço de casos de teste e a distribuição da ocorrência dos eventos de cobertura, sendo necessária para o desenvolvimento do presente trabalho, a realização de várias alterações na construção de testbenches com ajuste. A geração de casos de teste ajustada por cobertura é realizada a partir da realimentação da informação do estado da cobertura, para se determinar os casos de teste necessários para tornar o progresso da cobertura mais rápido. Esta realimentação depende da criação, por aprendizado automático, de modelos que relacionem os casos de teste com as ocorrências dos eventos de cobertura. Com núcleos de hardware realistas e de grande porte, neste trabalho, foram aplicadas as técnicas de aprendizado de redes Bayesianas e data mining com árvores de classificação, já utilizados em outras pesquisas mais específicas. Estas técnicas se caracterizam por requerer processos de maximização local para seu funcionamento. Neste trabalho, foi avaliada também a adoção da técnica de Support Vector Machine (SVM), por se basear em um processo de maximização global. Os resultados demonstram que as técnicas de geração de casos de teste ajustadas por cobertura precisam ser adaptadas às características do domínio de aplicação, para conseguir acelerar a execução dos testbenches. / Making functional verification more efficient in terms of computational and time resources is mandatory in order to maintain the evolution of digital systems. Coverage driven verification is one of the recently used alternatives for speeding up the execution of testbenches. Many approaches have been successfully applied to the functional verification of cores in the application domain of general purpose processors, however, being influenced by the specific coverage and testcase dimensionality characteristics of this domain. Furthermore, little attention has been given to the use of coverage driven verification in other domains, such as communication systems and multimedia systems. These domains have been considered in the present study, together with the specific factors that have influenced the coverage driven testbench results. Among these factors, one has identified the size of the testcase space and the distribution of the coverage events; making it necessary to the development of this work, several changes regarding the construction of the coverage driven testbenches. Coverage driven testecase generation is performed by feedbacking the coverage status information and selecting those testcases that lead to the improvement of the coverage progression rate. This feedback depends on the construction of a model, by automatic learning, which relates testcases and the observations of coverage events. During this work, realistic large IP cores were verified with the following coverage driven techniques: Bayesian networks and classification tree data mining. These techniques, previously used in specific research works, adopt local optimization in their processing. In the present work, coverage driven verification with support vector machine learning, is tested due to the fact that this technique is based in a global optimization process. Results of this work have shown the need of adaptation of the coverage driven verification to the application domain characteristics, in order to obtain meaningful acceleration in testbench execution.

Este trabalho apresenta um estudo que inclui a comparação experimental entre transistores de porta tripla (FinFETs) fabricados sobre lâminas de Silício-Sobre Isolante (SOI) e os fabricados diretamente sobre a lâmina de silício (de corpo). A caracterização elétrica dos FinFETs foi realizada para canais tipo n e p, a fim de realizar uma avaliação no desempenho tanto de parâmetros para aplicações digitais (tensão de limiar, transcondutância e inclinação de sublimiar), quanto analógicas (ganho intrínseco de tensão, tensão Early, condutância de saída e razão gm/IDS), em temperatura ambiente (25 °C). Além disso, a faixa de comprimento de canal analisado foi de 130 nm a 10 ?m, altura da aleta de 65 nm e a largura da aleta de 20 nm a 250 nm. Ainda, é apresentado um estudo em temperatura, na faixa de 25 °C a 150 °C, focando-se na comparação entre os dispositivos FinFETs SOI e de corpo. Em temperatura ambiente, a variação da tensão de limiar em função do comprimento de canal do transistor é observada primeiro nos dispositivos FinFETs de corpo comparada aos FinFETs SOI. Desta forma, mostra-se que os FinFETs SOI são mais imunes ao efeito de canal curto do que aos FinFETs de corpo. No entanto, um ponto a ser otimizado na tecnologia FinFET SOI é a condução pela segunda interface, uma vez que, esta afeta a inclinação de sublimiar a qual atingiu valores maiores de três vezes (tipo n) e 2 vezes (tipo p) que os FinFETs de corpo, considerando-se aletas largas (130 nm) e comprimentos de canal abaixo de 130 nm. Este efeito degrada diversos parâmetros, tornando assim os FinFETs de corpo mais favoráveis, principalmente, em aplicações analógicas, resultando em níveis de ganho intrínseco de tensão de 10 % a 20% maiores que os FinFETs SOI, para canais tipo n e p, respectivamente. Para a faixa de temperatura de 25 °C a 150 °C, o FinFET de corpo apresentou uma variação da tensão de limiar na ordem de quatro vezes a do FinFET SOI. Por outro lado, o parâmetro de redução da barreira de potencial induzida pela tensão aplicada ao dreno (DIBL) é dependente da tempertura, quando a condução pela segunda interface é observada no FinFET SOI. Por fim, na faixa de temperatura estudada os parâmetros para aplicações analógicas não apresentaram variações significativas, quando comparado aos da temperatura ambiente. Além disso, este trabalho apresenta um comparação do desempenho elétrico de FinFETs de germânio (canal tipo p), os quais apresentam diferentes processos de substrato (integração de germânio sobre silício), por meio do estudo de ruído em baixa frequência (LFN) e parâmetros para aplicações digitais. Notou-se que os diferentes substratos interferem no desempenho dos dispositivos, principalmente na região de sublimiar, na qual necessita de uma otimização de processo de crescimento epitaxial do substrato, a fim de reduzir o nível de corrente elétrica de fuga entre dreno e substrato. Como consequência da alta densidade de defeitos no substrato virtual de germânio, a corrente elétrica de dreno atingiu uma ordem de grandeza maior do que os demais processos. Por meio da análise de ruído em baixa frequência, constatou-se que há defeitos no interior do canal dos transistores, os quais são termicamente ativados e afetam a região de sublimiar. Além do mais, os dispositivos com tensionamento compressivo, de ambos os processos STI first e STI definida depois (STI last), apresentaram uma mobilidade efetiva de portador três vezes maior comparado ao processo STI last sem tensionamento do canal, a uma temperatura de operação de 77 K. / This work presents an experimental comparison between triple gate FinFETs fabricated on Silicon-On-Insulator (SOI) and on silicon wafers. It is presented the electrical characterization of SOI FinFET and bulk FinFET of both p and n types, in order to compare theirs digital (Current-Voltage curves, threshold voltage, transconductance and subthreshold swing) and analog (intrisic voltage gain, Early voltage, ouput conductance gm/IDS ratio) performances at room temperature (25 °C). Moreover, a temperature evaluation is shown, where its range is from 25 °C to 150 °C. In addition, the studied channel length range is from 130 nm to 10 ?m, fin height of 65 nm and the fin width range varying from 20 nm to 250 nm. At room temperature, the SOI FinFET devices show to be more immune to the SCEs than the bulk FinFET ones. However, it is necessary to optimize the SOI structure, since it suffers from the parasitic back interface conduction, which degraded almost all studied parameters, for instance, the subthreshold swing of SOI FinFETs were higher three times (for n-type) and two times (for p-type) compared with the bulk ones. As a result the bulk FinFET is more suitable in analog applications, which presented intrisic voltage gain 10 % and 20% higher than SOI FinFETs, for n- and p-type, respectively. At different temperature the bulk FinFET is more vulnerable to threshold voltage variation than the SOI FinFET. On the other hand, the DIBL is the parameter that tends to be worst as the temperature increases, for the SOI FinFETs. Finally, the basic analog parameters at different temperature operation presented no significant variations, comparing to the ones at room temperature operation. Apart from that, this work also provides a first comparison of the impact of the different Ge-on-Si integration schemes on the Ge pFinFET performances, using Low-Frequency-Noise (LFN) and digital parameters as evaluation tools. It is demonstrated that different substrate growths play a role in the off-state current, where an effort is required in order to optimize (reduce) the drain current level, since has been found that the Ge/Si substrate (from STI last process and relaxed channel) presents a higher defect density into the substrate, resulting in an offcurrent level of one order of magnitude higher than the other processes under evaluation. From the low-frequency-noise results, ones show that there are defects into the channel rather than the gate oxide, which are thermally activated and dominate the subthreshold region. In addition, the strained Ge FinFETs, from both STI first and last processes, which reached values of effective mobility three times higher than the relaxed ones at temperature of 77 K.

Neste trabalho é realizado o estudo das etapas de fabricação de um dispositivo eletro-termo-óptico. O dispositivo baseia-se em um interferômetro Mach-Zehnder (IMZ) onde um micro-resistor é colocado em um dos braços do IMZ. Este interferômetro foi construído usando guias de onda ARROW (Anti-Resonant Reflecting Optical Waveguide) onde filmes de oxinitreto de silício e carbeto de silício amorfo hidrogenado foram utilizados como materiais constituintes. Estes materiais foram depositados pela técnica de PECVD (Plasma Enhanced Chemical Vapor Deposition) a baixas temperaturas (~300°C) usando silano (SiH4), nitrogênio (N2), hidrogênio (H2), oxido nitroso (N2O) e metano (CH4) como gases precursores. Para isolar termicamente a região de aquecimento do dispositivo, parte do braço sensor do IMZ foi suspenso através da corrosão superficial do substrato de silício em solução de hidróxido de potássio (KOH). Basicamente o dispositivo termo-eletroóptico utiliza para seu funcionamento o efeito termo-óptico dos materiais constituintes. Neste caso, com a aplicação de uma corrente elétrica no micro-resistor localizado em uma pequena região de um dos braços do IMZ é produzido uma variação na temperatura e no índice de refração dos filmes próximos ao microresistor. Com isto, o aparecimento de uma diferença de fase entre as ondas propagantes dos dois braços do IMZ é ocasionado e, como conseqüência, uma interferência eletromagnética dependente da diferença de fase das ondas propagantes causada pela variação de temperatura é originado. Dessa maneira, é possível fabricar um dispositivo termo-eletro-óptico onde uma variação da corrente aplicada no micro-resistor produz uma alteração da potência óptica na saída do interferômetro. / In this work, a study of the steps to fabricate an electro-thermo-optical device is realized. This device is based in a Mach-Zehnder interferometer (IMZ) where a micro-resistor is placed in one of the IMZ arms. The Mach-Zehnder interferometer was fabricated using Anti-Resonant Reflecting Optical Waveguide (ARROW) where oxinytride and amorphous hydrogenated silicon carbide films were used as constituent materials. These materials were deposited by PECVD (Plasma Enhanced Chemical Vapor Deposition) technique at low temperatures (~300°C) using silane (SiH4), nitrogen (N2), hydrogen (H2), nitrous oxide (N2O) and methane (CH4) as precursor gases. In order to isolate thermally the heating region of the structure, part of the IMZ sensor arm was suspended by the surface etching of the silicon substrate in KOH solution. Basically, the electro-thermo-optical device is based in the Thermo- Optic Effect of the constituent materials. In this case, with the application of an electrical current in the micro-resistor located in a small region of the sensor arm of the IMZ, a change in the temperature and in the refractive index of the films close to the micro-resistor is produced. So, a phase difference between the electromagnetic waves that travel by the two arms of the IMZ is produced and, as consequence, an electromagnetic interference dependent of the temperature variation is originated. In this way, it is possible fabricate an electro-thermo-optical device where the optical power output depends of the electrical current applied to a micro-resistor.

Controladores baseados em Máquinas de Estados Finitos (MEF) são muito empregadas para projetos de unidades de controle. Porém devido aos requisitos relacionados aos sistemas assíncronos, como necessidade de tratamento de hazards e corridas críticas, sistemas do paradigma síncrono são mais utilizados. Nesta tese, uma metodologia de projeto para controladores com relógio local é proposta. O método de relógio local reduz os requisitos da lógica assíncrona e a viabiliza para síntese em dispositivos lógicos programáveis. Este método é caracterizado pelas maiores vantagens de ambos os paradigmas, síncrono e assíncrono. A principal vantagem de um controlador síncrono é sua robustez contra hazards e corridas, porém seu maior problema é a energia gasta na geração de um sinal de relógio periódico e também energia perdida em bordas não utilizadas. Neste estilo de projeto, uma função de relógio local é gerada, assincronamente, somente quando uma variável de entrada ativar uma mudança de estado. É proposta uma ferramenta de síntese automática, chamada Sicarelo (Síntese Automática de Controladores Assíncronos de Relógio Local), que sintetiza controladores BM (Modo Rajada) e XBM (Modo Rajada Estendido) de forma otimizada. O método apresentado soluciona os conflitos de forma eficiente utilizando Algoritmo Genético, conforme apresentado nesta dissertação.

Este trabalho apresenta a compensação e calibração de sensores de pressão piezoresistivos com a utilização de resistores de alta precisão. Para que tal objetivo fosse cumprido, foi necessária a caracterização do sensor com relação aos parâmetros térmicos e elétricos. Além disso, foi definida uma metodologia com a qual se obteve os tempos necessários para aquisição dos dados com relação ao valor de precisão requisitada. Os resultados mostram que os valores dos resistores são dependentes da alimentação fornecida ao sensor e que a variação da tensão de saída, com relação a uma média, tem caráter parabólico. A curva do tempo de estabilização para aquisição de dados tem formato assintótico. Com a compensação e calibração tivemos uma diminuição na tensão de offset de cerca de 97% e compensação térmica com cerca de 70% para a tensão de fundo de escala, porém com isso foi reduzido 8% no valor da sensibilidade. / This work presents the compensation and calibration of piezoresistive pressure sensors with the use of precision resistors. For this objective to be met was necessary to characterize the sensor with respect to thermal and electrical parameters. Also it was defined a methodology with which they obtained the time required for data acquisition based on the value of precision required. The results show that the values of resistors are dependent on power supplied to the sensor and the variation of the output voltage with respect to an average has a parabolic feature. The curve of the settling time for data acquisition format is asymptotic. With the compensation and calibration, a decrease in the offset voltage of about 97% was observed and temperature was compensated with 70% for full scale, however, the sensitivity was reduced in 8%.

Este trabalho teve como objetivo principal a fabricação de fotodetetores do tipo Metal-Semicondutor-Metal (MSM) com corrente de escuro da ordem de 1 nA, responsividade da ordem de 0,1 A/W e razão fotocorrente/corrente de escuro de pelo menos 10. Estes valores asseguram que os fotodetetores obtidos tenham sensibilidade suficiente para serem utilizados em sensores ópticos integrados. Todos os materiais utilizados na construção dos fotodetetores MSM são compatíveis com processos convencionais de fabricação em microeletrônica, facilitando a integração com outros dispositivos em estado sólido. O semicondutor utilizado nos fotodetetores foi o silício, na forma monocristalina ou policristalina. Como material de eletrodo, foi utilizado o alumínio, o titânio ou o níquel. No processo de fabricação básico, foram utilizados apenas três etapas: deposição do filme metálico, fotolitografia e corrosão, confirmando a simplicidade de fabricação desse fotodetetor. Através da construção de dispositivos com diferentes geometrias e diferentes combinações dos materiais citados acima, foi possível verificar a influência que a estrutura cristalina do semicondutor, tipo de dopagem do semicondutor, geometria e material de eletrodo tem sobre o desempenho e o comportamento dos MSMs. O comprimento de onda de 632,8 nm foi utilizado na caracterização dos dispositivos, devido a sua disponibilidade e o desenvolvimento de guias ópticos utilizando esse comprimento de onda em trabalhos anteriores do nosso grupo de pesquisa. Os melhores resultados obtidos foram com as amostras de Si monocristalino tipo-p com eletrodos de titânio. Na amostra sinterizada à 250°C foi obtido um valor da corrente de escuro de 4,8 nA e, na amostra de referência, foi obtido um valor de responsividade de 0,28 A/W. / The goal of this work was the fabrication of Metal-Semiconductor-Metal (MSM) photodetectors with the following characteristics: dark current of about 1 nA, responsivity of about 0.1 A/W and dark/photocurrent ratio of at least 10. These values ensure that the photodetectors have enough sensitivity to be used in integrated optic sensors. All materials used in the fabrication of the MSM are compatible with conventional microelectronic manufacture process, so that the photodetectors can be more easily integrated with other solid-state devices. The semiconductor used in the photodetectors was silicon, in single crystal and polycrystalline form. As material of electrodes, aluminum, titanium or nickel had been used. The basic fabrication process consists of only three steps: metal film deposition, photolithography and etching, which confirm the simplicity of the fabrication of this device. Building MSMs with different geometries and making combinations with the materials cited above, gave the possibility to verify the influence that crystalline structure of the semiconductor, doping type of the semiconductor, geometry and electrode material have on the behavior of the photodetectors. The wavelength of 632.8 nm was used in the characterization of the devices, due to its availability and the development of optic waveguides using this wavelength in previous works of our research group. The best results were obtained with the samples fabricated using single crystal Si p-type with titanium electrodes. The sample annealed at 250°C had dark current value of 4.8 nA and, the reference sample had responsivity of 0.28 A/W.