La photonique silicium est un domaine de recherche en pleine expansion depuis quelques années. Elle est envisagée comme une solution prometteuse pour le remplacement des interconnexions électriques par des liens optiques. A terme, l’intégration de l’optique et de l’électronique sur les mêmes puces doit permettre une augmentation des performances des circuits intégrés, et ainsi proposer des composants à hautes performances et à bas coût. Dans ce contexte, les travaux menés durant ma thèse ont porté plus spécifiquement sur l’étude de la modulation optique autour de la bande interdite directe et à température ambiante des structures à puits quantiques Ge/SiGe, par effet Stark confiné quantiquement (ESCQ). Des simulations électriques et optiques ont été menées pour concevoir un modulateur fonctionnant à la longueur d’onde de 1.3μm. La fabrication et la caractérisation de ce dispositif a permis de démontrer une modulation efficace autour de 1.3μm avec des taux de modulation atteignant 6 dB avec un dispositif de 50 µm de long. Le second objectif de mon travail a été de concevoir un modulateur intégré sur une plateforme SOI, bénéficiant de structures passives performantes et compactes. La démonstration de l’ESCQ sur une structure à puits quantique Ge/SiGe épitaxiée sur un substrat homogène de 360 nm a ouvert la voie à cette intégration. Des simulations ont été menées pour démontrer la possibilité de réaliser un couplage vertical évanescent entre un guide optique SOI et la structure Ge/SiGe, et pour évaluer les performances de ce dispositif. Un procédé technologique de fabrication a ensuite été défini et toutes les étapes ont été optimisées pour la réalisation du modulateur intégré avec les guides d’onde. Principalement six étapes de lithographies électroniques, et quatre étapes de gravure sont nécessaires. Les résultats préliminaires obtenus avec ces dispositifs sont présentés. Les perspectives de ce travail de thèse concernent la réalisation de circuits intégrés photoniques complexes, intégrant modulateurs, photodétecteurs et structures passives sur le même circuit. / Silicon photonics has generated a great interest for several years, for applications from long-haul optical telecommunication to intra-chip interconnects. The ultimate integration of optics and electronics on the same chip would allow an increase of the integrated circuit performances at low cost. In this context, the work done during my Ph.D is focused on the study of optical modulation around the direct bandgap of Ge/SiGe quantum well structures, at room temperature, by Quantum Confined Stark effect (QCSE). Electrical and optical simulations have been used to design a modulator operating at 1.3μm. Such device has been fabricated and characterized, demonstrating an extinction ratio up to 6 dB using a 50 µm-long structure. The second objective of my work was to design and demonstrate a modulator integrated on SOI waveguide. The demonstration of an efficient QCSE in Ge/SiGe quantum wells grown on the top of a 360nm homogeneous virtual substrate has paved the way for such integration. Simulations were conducted to demonstrate the feasibility of an evanescent vertical coupling between an SOI optical waveguide and a Ge/SiGe active region and to evaluate the performance of this device. A technological process has then been proposed to fabricate the devices. All steps have been optimized for the fabrication of the modulator integrated with the waveguides. Mainly six electronic beam lithography and four etching steps were used. Preliminary experimental results obtained with such component are presented. This work paves the way to the demonstration of complex photonic integrated circuits, including modulators, photodetectors and passive structures on the same chip.

Le développement de la microélectronique « ultime » requiert la fabrication de structures de type SOI (Silicon-On-Insulator) dotées d’une couche superficielle de Si d’épaisseur très fine (de l’ordre de 10 nm) et uniforme (<+/- 0,5 nm). Une des voies pour relever ce challenge serait d’intégrer, dans la technologie Smart CutTM, des substrats donneurs modifiés permettant de « forcer » l’hydrogène à précipiter, en cours de recuit, dans un plan parallèle à, et proche de, la surface. Dans ce travail, nous étudions les effets de l’implantation ionique d’ions hydrogène et d’un recuit thermique dans des structures de silicium contenant de fines couches « enterrées » de Si:B ou de SiGe. Nous avons tout d’abord identifié les conditions d’implantation et de recuit permettant l’obtention de cloques sur des surfaces libres et donc devant permettre de fracturer la couche en présence d’un raidisseur mécanique, ce que nous avons testé. La couche Si:B permet d’obtenir la fracture pour une dose d’hydrogène implanté plus faible et pour un budget thermique plus faible qu’avec une couche de SiGe. De plus, la rugosité de ces couches après transfert est nettement plus faible qu’obtenue avec le procédé de référence. Nous avons observé (par MET et SIMS) que l’hydrogène se piège dans la couche Si:B, et aux interfaces entre le SiGe et le Si, ce qui suggère que les mécanismes mis en jeu dans ce piégeage sont différents. Nous avons ensuite étudié la redistribution de l’hydrogène après implantation et recuit (par SIMS) ainsi que l’évolution des platelets (par MET) au cours d’un recuit isotherme dans la structure Si/Si:B/Si. En cours de recuit, les platelets formés en dehors de la couche Si:B se dissolvent au profit de ceux, plus grands, formés dans la couche dopée, qui finalement forment des microfissures. Cette croissance est à la base du transfert de l’hydrogène implanté vers la couche piégeante. Cette diffusion est néanmoins lente et tout l’hydrogène implanté n’est finalement pas « pompé » par cette couche piégeante. Un modèle numérique simple a permis de comprendre puis de reproduire qualitativement le phénomène de redistribution observé par SIMS. Ce travail a donc montré que les couches de Si:B sont très prometteuses pour la fabrication de SOI ultrafins. Ce procédé a été optimisé en milieu industriel et une rugosité du film transféré de 2 à 8 Å a été obtenue, ce qui est 10 fois plus faible que la rugosité obtenue avec le procédé Smart CutTM classique. / The development of the advanced microelectronics requires the manufacturing of SOI (Silicon-On-Insulator) wafers with a very thin top Si layer (around 10 nm) and drastic uniformity specification (<+/- 0,5 nm on 300 mm wafers). An interesting way to raise this challenge would be to integrate, in the Smart CutTM technology, modified donors substrates in order to “force” hydrogen to precipitate, during the annealing, in a plane parallel and close to the surface. In this work, we study the potential benefits of the incorporation of thin buried layers of boron doped silicon (Si:B) or SiGe alloy in the donor substrate. We show that Si:B is particularly interesting: fracture is obtained for a lower implanted hydrogen dose and for a lower thermal budget than when using a SiGe buried layer. Moreover, the layer roughness after transfer is obviously lower than that obtained with the reference process. We have shown, using TEM and SIMS, that the mechanisms leading to hydrogen trapping are different in these two types of buried layers. Then, we have studied the hydrogen redistribution after implantation and annealing (by SIMS) and the platelets evolution (by TEM) during isothermal annealing in the Si/Si:B/Si structure. During annealing, the platelets formed outside of the Si:B buried layer dissolved in favor of the ones, larger, formed in the doped layer, which grow and finally form microcracks. This growth results in the transfer of implanted hydrogen towards the trapping layer. Nevertheless, this diffusion is slow and all implanted hydrogen is not finally « pumped » by the trapping layer. A simple numerical model makes it possible to understand then to reproduce qualitatively the redistribution phenomenon observed by SIMS. This work shows that the incorporation of Si:B buried layer in the donor substrate is a very promising technique for the manufacturing of ultrathin SOI. This process was optimized in an industrial environment and transferred films with a post fracture roughness a decade lower compared to the reference process were obtained.

Two SiGe-on-insulator (SGOI) structures for CMOS application are presented: surface-channel strained-Si on SGOI (SSOI) and dual-channel SGOI structures. Comparisons between two structures are made from both device performance and CMOS process point of view. We have demonstrated both structures on SGOI, and have fabricated n-MOSFET’s and p-MOSFET’s on those two structures respectively. Device characteristics are presented. The devices show enhancement on both electron and hole mobilities. / Singapore-MIT Alliance (SMA)

In this work, we have developed two different fabrication processes for relaxed Si₁₋xGex-on-insulator (SGOI) substrates: (1) SGOI fabrication by etch-back approach, and (2) by "smart-cut" approach utilizing hydrogen implantation. Etch-back approach produces SGOI substrate with less defects in SiGe film, but the SiGe film uniformity is inferior. "Smart-cut" approach has better control on the SiGe film thickness and uniformity, and is applicable to wider Ge content range of the SiGe film. We have also fabricated strained-Si n-MOSFET’s on SGOI substrates, in which epitaxial regrowth was used to produce the surface strained Si layer on relaxed SGOI substrate, followed by large-area n-MOSFET’s fabrication on this structure. The measured electron mobility shows significant enhancement (1.7 times) over both the universal mobility and that of co-processed bulk-Si MOSFET’s. This SGOI process has a low thermal budget and thus is compatible with a wide range of Ge contents in Si₁₋xGex layer. / Singapore-MIT Alliance (SMA)

Šiuolaikiniai Si/SiGe, AlGaAs/GaAs bei InGaP/GaAs įvarialyčiai dvipoliai tranzistoriai (ĮDT) pasižymi dideliu informacijos perdavimo greičiu, dideliu signalo stiprinimu, žemu triukšmų lygiu ir mažu signalo iškraipymu. Disertaciniame darbe atlikti Si/SiGe ir InGaP/GaAs ĮDT aukštadažnių charakteristikų ir triukšmo tyrimai dažnių ruože nuo 1 iki 30 GHz naudojant ir voltamperines charakteristikas. Tranzistorių triukšmų modeliavimas atliktas atsižvelgiant į tranzistoriaus šratinio triukšmo šaltinių koreliaciją, smūginę jonizaciją, tranzistoriaus parametrų temperatūrines priklausomybes. Dvipolių tranzistorių analitinis modelis, išvestas naudojant π –tipo ekvivalentinę grandinę, buvo įdiegtas į dvipolių tranzistorių kompaktinį (sutelktų parametrų) modelį HICUM (angl. high current model). Ši kompaktinio modelio versija gali aprašyti bazės ir kolektoriaus srovių šratinio triukšmo šaltinių koreliaciją. Kambario temperatūroje smūginės jonizacijos sąlygotas SiGe ĮDT triukšmo parametrų kitimas buvo tirtas hidrodinaminiu, dreifo - difuzijos ir kompaktiniu HICUM modeliais, taikant Chynowetho smūginės jonizacijos dėsnį griūtinių srovių įvertinimui. SiGe ĮDT temperatūriniai voltamperinių, aukštadažnių ir triukšmo charakteristikų tyrimai atlikti plačiame aplinkos temperatūrų ruože 4 – 423 K. Tyrimai parodė, kad hidrodinaminis ir kompaktinis HICUM modeliai galioja tik 300 – 423K temperatūrų ruože. / Modern Si/SiGe, AlGaAs/GaAs and InGaP/GaAs heterojunction bipolar transistors (HBTs) exhibit high-speed and high-frequency operation, high gain, low noise and low signal distortion. This work deals with an investigation of DC, microwave and noise characteristics of Si/SiGe and InGaP/GaAs HBTs in the relevant frrequency range of 1-30 GHz. Noise simulation and modeling of HBTs have been performed including correlation of shot noise sources, impact ionization and temperature dependences. Analytical model for bipolar transistor, based on π- type equivalent circuit was derived and implemented in the bipolar transistor compact model HICUM. This compact model HICUM version includes correlation between base and collector current noise sources. The noise behavior resulting from impact ionization was investigated at room temperature for SiGe HBTs. Modeling was performed with a hydrodynamic model, drift - diffusion models and the compact model HICUM using a Chynoweth’s law for avalanche generation. DC, high frequency characteristics and noise of SiGe HBTs were investigated in a wide ambient temperature range 4 – 423 K Both hydrodynamic device simulation and compact model HICUM view agreement with experimental data only in the temperature range of 300 – 423K.

Modern Si/SiGe, AlGaAs/GaAs and InGaP/GaAs heterojunction bipolar transistors (HBTs) exhibit high-speed and high-frequency operation, high gain, low noise and low signal distortion. This work deals with an investigation of DC, microwave and noise characteristics of Si/SiGe and InGaP/GaAs HBTs in the relevant frrequency range of 1-30 GHz. Noise simulation and modeling of HBTs have been performed including correlation of shot noise sources, impact ionization and temperature dependences. Analytical model for bipolar transistor, based on π- type equivalent circuit was derived and implemented in the bipolar transistor compact model HICUM. This compact model HICUM version includes correlation between base and collector current noise sources. The noise behavior resulting from impact ionization was investigated at room temperature for SiGe HBTs. Modeling was performed with a hydrodynamic model, drift - diffusion models and the compact model HICUM using a Chynoweth’s law for avalanche generation. DC, high frequency characteristics and noise of SiGe HBTs were investigated in a wide ambient temperature range 4 – 423 K Both hydrodynamic device simulation and compact model HICUM view agreement with experimental data only in the temperature range of 300 – 423K. / Šiuolaikiniai Si/SiGe, AlGaAs/GaAs bei InGaP/GaAs įvarialyčiai dvipoliai tranzistoriai (ĮDT) pasižymi dideliu informacijos perdavimo greičiu, dideliu signalo stiprinimu, žemu triukšmų lygiu ir mažu signalo iškraipymu. Disertaciniame darbe atlikti Si/SiGe ir InGaP/GaAs ĮDT aukštadažnių charakteristikų ir triukšmo tyrimai dažnių ruože nuo 1 iki 30 GHz naudojant ir voltamperines charakteristikas. Tranzistorių triukšmų modeliavimas atliktas atsižvelgiant į tranzistoriaus šratinio triukšmo šaltinių koreliaciją, smūginę jonizaciją, tranzistoriaus parametrų temperatūrines priklausomybes. Dvipolių tranzistorių analitinis modelis, išvestas naudojant π –tipo ekvivalentinę grandinę, buvo įdiegtas į dvipolių tranzistorių kompaktinį (sutelktų parametrų) modelį HICUM (angl. high current model). Ši kompaktinio modelio versija gali aprašyti bazės ir kolektoriaus srovių šratinio triukšmo šaltinių koreliaciją. Kambario temperatūroje smūginės jonizacijos sąlygotas SiGe ĮDT triukšmo parametrų kitimas buvo tirtas hidrodinaminiu, dreifo - difuzijos ir kompaktiniu HICUM modeliais, taikant Chynowetho smūginės jonizacijos dėsnį griūtinių srovių įvertinimui. SiGe ĮDT temperatūriniai voltamperinių, aukštadažnių ir triukšmo charakteristikų tyrimai atlikti plačiame aplinkos temperatūrų ruože 4 – 423 K. Tyrimai parodė, kad hidrodinaminis ir kompaktinis HICUM modeliai galioja tik 300 – 423K temperatūrų ruože.

Understanding thermal transport in nanoscale is important for developing nanostructured thermolelectric materials and for heat management in nanoelectronic devices. This dissertation is devoted to understand thermal transport through SiGe based superlattices. First, we systematically studied the cross-plane thermal conductivity of SiGe superlattices by varying the thickness of Si(Ge) spacers thickness. The observed additive character of thermal resistance of the SiGe nanodot/planar layers allows us to engineer the thermal conductivity by varying the interface distance down to ~1.5 nm. Si-Ge intermixing driven by Ge surface segregation is crucial for achieving highly diffusive phonon scattering at the interfaces. By comparing the thermal conductivity of nanodot Ge/Si superlattices with variable nanodot density and superlattices with only wetting layers, we find that the effect of nanodots is comparable with that produced by planar wetting layers. This is attributed to the shallow morphology and further flattening of SiGe nanodots during overgrowth with Si. Finally, the experiments show that the interface effect on phonon transport can be weakened and even eliminated by reducing the interface distance or by enhancing Si-Ge intermixing around the interfaces by post-growth annealing. The results presented in this dissertation are expected to be relevant to applications requiring optimization of thermal transport for heat management and for the development of thermoelectric materials and devices based on superlattice structures. / Verständnis des thermischen Transport auf Nanoskala ist sowohl grundlegend für die Entwicklung nanostrukturierter Materialien, als auch für Temperaturkontrolle in nanoelektronischen Bauteilen. Diese Dissertation widmet sich der Erforschung des thermischen Transports durch SiGe basierenden Übergittern. Variationen, der Si(Ge) Schichtdicken, wurden zur systematischen Untersuchung der Normalkomponente zur Wachstumsrichtung der Wärmeleitfähigkeit, von SiGe Übergittern, genutzt. Die Beobachtung des additiven Charakters, des thermischen Widerstands, der SiGe Schichten, mit oder ohne Inselwachstum, ermöglicht die Erstellung von Strukturen mit bestimmter Wärmeleitfähigkeiten durch die Variation der Schichtdicken bis zu einer Minimaldistanz zweier Schichtübergänge von ~1.5nm. Die Ge Segregation führt zu einer Vermischung, von Si und Ge, welche eine essentielle Rolle zur diffusen Phononenstreuung spielt. Unsere Untersuchungen, von planaren Übergittern und Übergittern mit variabler Inseldichte, zeigen, dass Inseln und planare Schichten zu einer vergleichbaren Reduktion, der Wärmeleitfähigkeit, führen. Diese Beobachtung lässt sich, sowohl auf die flache Morphologie als auch die Abplattung der SiGe Inseln, aufgrund der Überwachsung mit Si, zurückführen. Die Experimente zeigen außerdem, dass sich der Barriereneffekt, der Schichtgrenzen, durch Reduktion der Schichtabstände und durch verstärkte Vermischung im Bereich der Schichtgrenzen, durch Erhitzung, eliminieren lässt. Die präsentierten Messungen sind sowohl, für die Entwicklung jener Bauteile, die eine Optimierung des thermischen Transports oder Temperaturmanagment erfordern, als auch von thermoelektrischen Matieralien und Bauteilen, basierend auf Übergittern, relevant.

Le transistor à effet tunnel bande à bande (TFET) est une architecture PIN à grille capable d’obtenir une pente sous le seuil inférieure à 60mV/dec à température ambiante, ce qui représente un avantage par rapport au MOSFET dans le cas d’applications basse consommation. L’objectif de cette thèse est d’étudier et de caractériser des TFETs fabriqués au CEA-LETI (sur substrats SOI avec les procédés standards CMOS), afin de comprendre et d’optimiser ces dispositifs. La première génération de TFETs a été réalisée en architecture planaire (FDSOI) et fournit une étude sur l’impact de l’hétérojonction canal source, de l’épaisseur du canal et de la température de recuit sur les performances. La seconde génération a été réalisée en architecture nanofil SiGe planaire, dont l’impact de la géométrie a été étudié en détail. Les mesures ont permis de valider l’injection par effet tunnel bande à bande, et les performances observées ont été comparées à la littérature et aux MOSFET. Par ailleurs, des caractérisations avancées ont également mené à une meilleure compréhension des caractéristiques de sortie courant-tension. Finalement, des mesures basse température nous avons confirmé la présence de défauts proches des jonctions (à l’origine des limitations de pente sous le seuil) et ainsi proposé des voies d’optimisation pour s’en affranchir. / Band to band tunneling field effect transistor (TFET) is a PIN-gated architecture able to reach sub 60mV/dec subthreshold slopes at room temperature, which is an advantage over MOSFET in low power applications. The objective of this thesis is to study and characterize TFETs fabricated in CEA-LETI using MOSFET SOI technology. The first generation of devices is realized on planar FDSOI technology, and studies the impact of source/channel heterojunction, channel thickness and annealing temperature on device performances. The second generation is planar SiGe nanowire architecture, with research focusing on the impact of the wire geometry. Through measurements we were able to prove the band to band tunneling injection, while the reported performances were compared with literature and with MOSFET. Furthermore, advanced characterizations led to a better understanding of the output characteristics. Through low temperature measurements we confirmed existence of defects close to the junctions (which cause slope degradation), as well as on which process steps to improve in the future.

Le but de cette thèse est de réaliser et d’étudier les propriétés électroniques d’un transistor à canal nanofil monocristallin à base de Si/SiGe (voir figure), élaboré par croissance CVD-VLS, à grille enrobante ou semi-enrobante en exploitant une filière technologique compatible CMOS. Ces transistors vont nous permettre d’augmenter la densité d’intégration et de réaliser de nouvelles fonctionnalités (par exemple : des interconnections reconfigurables) dans les zones froides d’un circuit intégré. La thèse proposée se déroulera dans le cadre d'une collaboration entre le laboratoire LTM-CNRS et le laboratoire SiNaPS du CEA/INAC/SP2M et utilisera la Plateforme Technologique Amont (PTA) au sein du pôle MINATEC. / The goal of this thesis is to build and characterize nanowire based field-effect-transistors. These FET will have either back or wrapping gate using standard CMOS process. Theses transistors will allow us to increase the integration density in back end stages of IC's fabrication and add new functionnalities suc as reconfigurable interconnections. The thesis will be done in collaboration between LTM/CNRS and CEA/INAC/SP2M/SiNaPS laboratories using the PTA facilities located in MINATEC.

Made available in DSpace on 2014-12-17T15:14:50Z (GMT). No. of bitstreams: 1 ErlaniaLO.pdf: 3072440 bytes, checksum: c231266f91625a857dc874cab6600510 (MD5) Previous issue date: 2008-12-29 / Conselho Nacional de Desenvolvimento Cient?fico e Tecnol?gico / We have used ab initio calculations to investigate the electronic structure of SiGe based nanocrystals (NC s). This work is divided in three parts. In the first one, we focus the excitonic properties of Si(core)/Ge(shell) and Ge(core)/Si(shell) nanocrystals. We also estimate the changes induced by the effect of strain the electronic structure. We show that Ge/Si (Si/Ge) NC s exhibits type II confinement in the conduction (valence) band. The estimated potential barriers for electrons and holes are 0.16 eV (0.34 eV) and 0.64 eV (0.62 eV) for Si/Ge (Ge/Si) NC s. In contradiction to the expected long recombination lifetimes in type II systems, we found that the recombination lifetime of Ge/Si NC s (&#964;R = 13.39&#956;s) is more than one order of magnitude faster than in Si/Ge NC s (&#964;R = 191.84&#956;s). In the second part, we investigate alloyed Si1&#8722;xGex NC s in which Ge atoms are randomly positioned. We show that the optical gaps and electron-hole binding energies decrease linearly with x, while the exciton exchange energy increases with x due to the increase of the spatial extent of the electron and hole wave functions. This also increases the electron-hole wave functions overlap, leading to recombination lifetimes that are very sensitive to the Ge content. Finally, we investigate the radiative transitions in Pand B-doped Si nanocrystals. Our NC sizes range between 1.4 and 1.8 nm of diameters. Using a three-levels model, we show that the radiative lifetimes and oscillator strengths of the transitions between the conduction and the impurity bands, as well as the transitions between the impurity and the valence bands are strongly affected by the impurity position. On the other hand, the direct conduction-to-valence band decay is practically unchanged due to the presence of the impurity / Neste trabalho, utilizamos c?lculos ab-initios para investigar a estrutura eletr?nica de nanocristais (NC s) baseado em SiGe. Para tal, dividimos o mesmo em tr?s partes. Na primeira parte, investigamos as propriedades excit?nicas dos NC s de SiGe ordenados em estruturas do tipo core-shell ( Si[core]/Ge[shell ] e Ge[core]/Si[shell ]). Tamb?m estimamos as modifica??es induzidas pelo efeito do strain na estrutura eletr?nica. Com isso, mostramos que NC s Ge/Si (Si/Ge) exibe confinamento tipo II na banda de condu??o (val?ncia). A barreira de potencial estimada para os el?trons e os buracos s?o 0,16 eV (0,34 eV) e 0,64 eV (0,62 eV) para NC s de Si/Ge (Ge/Si). Em contradi??o com o esperado longo tempo de vida da recombina??o em sistemas do tipo II, verificamos que o tempo de vida da recombina??o nos NC s Ge/Si (&#964;R = 13.39&#956;s) ? mais de uma ordem de grandeza mais r?pido do que nos NC s de Si/Ge (&#964;R = 191.84&#956;s). Na segunda parte, investigamos NC s de Si1&#8722;xGex em que ?tomos de Ge s?o aleatoriamente posicionados. Desta forma, verificamos que o gap ?ptico e a energia de liga??o do par el?tron-buraco diminue linearmente com x, enquanto a energia de troca do exciton aumenta com x, devido o aumento da extens?o espacial da fun??o de onda dos el?trons e dos buracos. Isso tamb?m aumenta a superposi??o da fun??o de onda el?tron-buraco, fazendo com que o tempo de vida da recombina??o seja muito sens?vel ? fra??o molar x Ge. Finalmente, investigamos as transi??es radiativas nos NC?s de Si dopados com e Boro (B) e F?sforo (P). O tamanho dos nossos NC s variam entre 1.4 nm e 1.8 nm. Usando um modelo de tr?s n?veis, mostramos que o tempo de vida radiativo e a for?ca de oscilador entre a transi??o da banda de condu??o e o n?vel da impureza, como tamb?m a transi??o entre o n?vel da impureza e a banda de val?ncia s?o afetados pela posi??o da impureza no nanocristal de Si. Por outro lado, o decaimento direto da banda de condu??o para a de val?ncia n?o muda com presen?a da impureza