As the current requirements of power devices are moving towards high frequency, high efficiency and high-power density, Silicon-based devices are reaching its limits which are instigating the need to move towards new materials. Gallium Nitride (GaN) has the potential to meet the growing demands due to the wide band-gap nature which leads to various enhanced material properties like, higher operational temperature, smaller dimensions, faster operation and efficient performance. The metal contacts on semiconductors are essential as the interface properties affect the semiconductor performance and device operation. The low resistance ohmic contacts for n-GaN have been well established while most p-GaN devices have still high contact resistivity. Significant work has not been found that focuses on software-based modeling of the device to analyze the contact resistance and implement methods to reduce the contact resistivity. Understanding the interface physics in n-GaN devices using simulations can help in understanding the contacts on p-GaN and eventually reduce its metal contact resistivity. In this work, modeling of the metal-semiconductor interface along with the effect of a heavily doped layer under the metal contact is presented. The extent of reduction in contact resistivity due to different doping and thickness of n++ layer is presented with simulations. These results have been verified by the growth of device based on simulation results and reduction in contact resistivity has been observed. The effect of different TLM pattern along with different annealing conditions is presented in the work. / Master of Science

Crystalline silicon solar cells translate energy from the sun into electrical energy via the photoelectric effect. This technology has the potential to simultaneously reduce carbon emissions and our dependence on fossil fuels. The cost of photovoltaic energy, however, is still higher than the cost of electricity off of the grid which hampers this technologies adoption. Raising solar cell efficiency without significantly raising the cost is crucial to lowering the cost of photovoltaic produced energy. One technology which holds promise to increase solar cell efficiency is a selective emitter solar cell. In this work the benefit of selective emitter solar cells is quantified through numerical modeling. Further, the use of ultraviolet laser to create a laser doped selective emitter solar cell is explored. Through optimization of the laser doping process to minimize laser induced defects it is shown that this process can increase solar cell efficiency to over 19.1%. Additionally, 2D and 3D numerical modeling are performed to determine the limitations screen printed interdigitated back contact solar cells and the practical efficiency limit for crystalline Si solar cells.

A bord des véhicules électriques (VE) et Hybrides (VEH), les fonctions de tractions sont assurées par des convertisseurs électroniques de puissances. Ces derniers sont constitués de module de puissance (IGBTs ou MOSFETs). Au cours de leur fonctionnement, ces modules sont parfois soumis à de fortes contraintes électriques et thermiques qui amènent à une défaillance ou même à une destruction. Le premier objectif sera de réaliser un banc expérimentale permettant d’étudier le vieillissement des modules IGBTs en régîmes extrêmes de fonctionnement (mode de court-circuit). Ainsi, nous évaluerons les différents indicateurs de vieillissements permettant de prédire la défaillance du composant. Il sera question aussi de suivre le vieillissement ou une dégradation initié sur les composants IGBTs par thermographie infrarouge. Le second objectif sera de modéliser et simuler par éléments finis différentes structures d’IGBTs, afin de valider les modèles en fonctionnement statique et dynamique. L’avantage de l’approche multicellulaire par rapport à l’approche unicellulaire sera mis en avant. / On board electric vehicles (EVs) and hybrid (HEV), the functions of traction is provided by power electronic converters. These consist of power modules (IGBT or MOSFET). During their operation, these modules are sometimes subjected to high electrical and thermal stresses that lead to failure or even destruction.The first objective will be to achieve experimental bench to study ageing IGBT modules under extreme operating conditions ( short circuit mode). Thus, we evaluate the various indicators of ageing to predict component failure. Topics will also follow the ageing or degradation initiated on IGBT components by infrared thermography. The second objective is to model and simulate by finite element different IGBT structures to validate the models in static and dynamic operation. The advantage of multicellular approach to the single cell approach will be highlighted.

La fiabilité et la disponibilité des systèmes de gestion de l'énergie sont les conditions de base pour la généralisation de solutions électriques dans de nombreuses applications. Les dispositifs de puissance doivent être performants non seulement en régime normal, mais aussi en régimes extrêmes, par exemple lors des courts-circuits. Pour cela, les interrupteurs de puissance sont associés de façon discrète à des systèmes de détection et de protection. Une solution pour améliorer la fiabilité des dispositifs consiste à intégrer monolithiquement, au sein d'une même puce, l'interrupteur et les fonctions de détection et de protection. Ces dispositifs intégrés exploitent les interactions électriques qui apparaissent dans la puce pour détecter la défaillance et ainsi la stopper. L'interrupteur de puissance est ainsi protégé et se remet en conduction une fois la défaillance corrigée. Les composants de puissance seront ainsi capables de se protéger lors d'une défaillance. L'objectif de cette thèse est de proposer des solutions d'intégration de fonctions de protection et de diagnostic rapprochées avec les dispositifs IGBT afin d'augmenter la fiabilité et la disponibilité des systèmes de puissance. Les fonctions de protection sur lesquelles nous nous sommes focalisés sont le miroir de courant ("Sense") et le capteur d'anode ("Capteur de Tension d'Anode") pour détecter les courts-circuits. Ces deux capteurs ont été étudiés à l'aide de simulation 2D puis réalisés technologiquement. Un circuit de détection et de protection des IGBT contre les courts-circuits, comprenant le capteur de tension d'anode intégré monolithiquement, est proposé et simulé. Les tests électriques des capteurs en mode statique permettent de mieux comprendre leur comportement. Enfin, l'interrupteur IGBT associé à ses fonctions de détection et de protection est testé de manière discrète dans un circuit de commutation en condition de court-circuit afin de valider le fonctionnement.

A bord des véhicules électriques (VE) et Hybrides (VEH), les fonctions de tractions sont assurées par des convertisseurs électroniques de puissances. Ces derniers sont constitués de module de puissance (IGBTs ou MOSFETs). Au cours de leur fonctionnement, ces modules sont parfois soumis à de fortes contraintes électriques et thermiques qui amènent à une défaillance ou même à une destruction. Le premier objectif sera de réaliser un banc expérimentale permettant d'étudier le vieillissement des modules IGBTs en régîmes extrêmes de fonctionnement (mode de court-circuit). Ainsi, nous évaluerons les différents indicateurs de vieillissements permettant de prédire la défaillance du composant. Il sera question aussi de suivre le vieillissement ou une dégradation initié sur les composants IGBTs par thermographie infrarouge. Le second objectif sera de modéliser et simuler par éléments finis différentes structures d'IGBTs, afin de valider les modèles en fonctionnement statique et dynamique. L'avantage de l'approche multicellulaire par rapport à l'approche unicellulaire sera mis en avant.

Diese Arbeit beschäftigt sich mit drei verschiedenen Temperaturmessmethoden VCE, VGTH sowie über die Messung der thermsichen Impedanz mit 10ms langen Lastimpulsen und vergleicht die Messergebnisse mit zwei Simulatoren. Dabei wird ein Schaltungs- sowie ein Halbleitersimulator verwendet und das bisherige Simulationsmodell angepasst.

Ces travaux s’intègrent dans le projet de recherche SUPERSWITCH dans lequel des solutions alternatives à l’IGBT, utilisées dans les convertisseurs de puissance dans la gamme des tenues en tension 600-1200 V, sont envisagées. Les nouvelles structures du transistor MOS basées sur le principe de Super-Jonction tel que le transistor DT-SJMOSFET et sa terminaison originale, la « Deep Trench Termination » se propose comme alternative aux IGBT. Dans ce contexte, cette thèse se focalise sur la caractérisation de la robustesse de la terminaison DT2 adapté à une diode plane. Après avoir effectué un état de l’art sur les composants de puissances à semi-conducteur unidirectionnels en tension, les terminaisons des composants de puissance et la fiabilité des modules de puissance, un véhicule de test a été conçu en vue de réaliser les différents essais de vieillissement accéléré et suivi électrique. La fiabilité de la terminaison DT2 a été évaluée par des essais expérimentaux et des simulations numériques, dont une méthodologie innovante a été proposée. Au final de nouvelles structures ont été proposées pour limiter les problèmes de délaminage et de charges aux interfaces mis en avant dans notre étude. / This work is a part of the research project SUPERSWITCH in which alternatives solutions to the IGBT, are investigated. This solution was used IGBT in power converters in the 600-1200 V breakdown voltage range. The new MOSFET structures based on the super-junction, such as the DT-SJMOSFET and its "Deep Trench Termination", is proposed as an alternative to IGBT. In this context, this thesis focuses on the robustness characterization of the DT2 termination adapted to a planar diode. After a state of the art on unidirectional voltage power components, the power components termination, and power modules reliability, a test vehicle has been designed in order to carry out different accelerated ageing tests and electrical monitoring. The reliability of DT2 termination was evaluated by experimental tests and numerical simulations. An innovative modeling methodology has been proposed. Finally, new structures have been proposed to limit the delamination failure mechanisms and interface charges problems highlighted in this thesis.

Ce travail présente le développement d’un banc de mesure thermique, pour la mesure : de réseaux I (V), d’impédance basse fréquence et de bruit basse fréquence des composants semi-conducteurs. Le banc de mesure de bruit BF est composé d’un amplificateur de tension faible bruit, d’un amplificateur transimpédance, d’un analyseur FFT et d’un support thermique. Ce banc a permis d’extraire les sources de bruit en courants équivalentes aux accès du transistor pour différentes densités de courant et à différentes températures. Dans le but de calculer l’énergie d’activation et la section de capture des pièges grâce à la localisation des fréquences de coupures de bruit GR dans la technologie du TBH InGaP/GaAs. Dans un deuxième temps, nous avons étudié le bruit basse fréquence dans le transistor InGaP/GaAs et les jonctions base émetteur, base collecteur et la résistance TLM par le moyen de simulation physique et de mesure de densité spectrale de puissance de bruit basse fréquence. Grâce à ces mesures, nous avons pu extraire les sources de bruit internes locales commandées et non commandées. Cette extraction nous a permis de calculer les énergies d’activations, les sections de capture et de valider la simulation physique. / This work presents the development of a thermal test bench for I(V) characteristics, for low frequency impedance and for low frequency noise of semiconductor components. This thermal bench for low frequency noise measurement is composed of a low-noise voltage amplifier, a low-noise transimpedance amplifier, an FFT vector signal analyzer and a thermal chuck. This measurement bench has allowed to extract the current noise sources equivalent to the access transistor at different current densities and at different temperatures. In order to calculate the activation energy and the capture cross section of traps thanks to the localization of the cutoff frequency of GR noise in HBT InGaP / GaAs technology. Secondly, we studied the low frequency noise in the transistor InGaP / GaAs and the differents junctions: emitter base, collector base and the base represented by the TLM resistance using physical simulations and measurements of low-frequency noise power spectrum density. Using this measurements, we extract the controlled and not controlled local internal noise sources. The extraction has allowed us to calculate the activation energy, the capture cross sections and validate the physical simulation.

Le développement de l’énergie renouvelable loin des zones urbaines demande le transport d'une grande quantité d’énergie sur de longues distances. Le transport d’électricité en courant continu haute tension (HVDC) présente beaucoup d’avantages par rapport à celui en courant alternatif. Dans ce contexte il est nécessaire de développer des convertisseurs de puissance constitués par des composants électroniques très haute tension, 10 à 30 kV. Si les composants en silicium ne peuvent pas atteindre ces objectifs, le carbure de silicium (SiC) se positionne comme un matériau semiconducteur alternatif prometteur. Pour supporter des tensions élevées, une région de "drift", relativement large et peu dopée constitue le cœur du composant de puissance. En pratique l’obtention d’une tension de blocage effective dépend de plusieurs facteurs et surtout de la conception d'une terminaison de jonction adaptée. Cette thèse présente une méthode pour améliorer la tenue en tension des composants en SiC basée sur l’utilisation des terminaisons de jonctions : Deep Trench Termination. Cette méthode utilise une tranchée gravée profonde en périphérie du composant, remplie avec un matériau diélectrique pour supporter l'étalement des lignes équipotentielles. La conception de la diode avec cette terminaison a été faite par simulation TCAD, avec deux niveaux de tension 3 et 20 kV. Les travaux ont pris en compte les caractéristiques du matériau, les charges à l’interface de la tranchée et les limites technologiques pour la fabrication. Ce travail a abouti sur la fabrication de démonstrateurs et leur caractérisation pour valider notre conception. Lors de la réalisation de ces structures, la gravure plasma du SiC a été optimisée dans un bâti ICP de manière à obtenir une vitesse de gravure élevée et en conservant une qualité électronique de l'état des surfaces gravées. Cette qualité est confirmée par les résultats de caractérisation obtenus avec des tenues en tension proches de celle idéale. / The development of renewable energy away from urban areas requires the transmission of a large amount of energy over long distances. High Voltage Direct Current (HVDC) power transmission has many advantages over AC power transmission. In this context, it is necessary to develop power converters based on high voltage power electronic components, 10 to 30 kV. If silicon components cannot achieve these objectives, silicon carbide (SiC) is positioned as a promising alternative semiconductor material. To support high voltages, a drift region, relatively wide and lightly doped is the heart of the power component. In practice obtaining an effective blocking voltage depends on several factors and especially the design of a suitable junction termination. This thesis presents a method to improve the voltage withstand of SiC components based on the use of junction terminations: Deep Trench Termination. This method uses a trench deep etching around the periphery of the component, filled with a dielectric material to support the spreading of the equipotential lines. The design of the diode with this termination was done by TCAD simulation, with two voltage levels 3 and 20 kV. The work took into account the characteristics of the material, the interface charge of the trench and the technological limits for the fabrication. This work resulted in the fabrication of demonstrators and their characterization to validate the design. During the production of these structures, plasma etching of SiC has been optimized in an ICP reactor so as to obtain a high etching rate and maintaining an electronic quality of the state of etched surfaces. This quality is confirmed by the results of characterization obtained with blocking voltage close to the ideal one.

Diese Arbeit beschäftigt sich mit drei verschiedenen Temperaturmessmethoden VCE, VGTH sowie über die Messung der thermsichen Impedanz mit 10ms langen Lastimpulsen und vergleicht die Messergebnisse mit zwei Simulatoren. Dabei wird ein Schaltungs- sowie ein Halbleitersimulator verwendet und das bisherige Simulationsmodell angepasst.:Aufgabenstellung Inhaltsverzeichnis Nomenklatur Einleitung 1. Grundlagen 1.1. Halbleitermaterialien 1.2. Dioden Grundlagen 1.2.1. pn-Übergang 1.2.2. Temperaturabhängigkeit der Diffusionsspannung des pn-Übergangs 1.2.3. Diodenstrukturen 1.3. IGBT Grundlagen 1.3.1. Funktionsweise und ESB 1.3.2. Statisches Verhalten des IGBTs 1.4. Messtechnische Bestimmung der virtuellen Sperrschichttemperatur 1.4.1. VCE(T)- und VGth(T)-Methode 1.4.2. Temperaturreferenzmessung – Kalibrierkennlinie 1.4.3. Wurzel(t)-Methode 1.5. Simulation der virtuellen Sperrschichttemperatur mittels thermischer Ersatzschaltbilder 1.5.1. Thermische Kenngrößen Rth, Cth 1.5.2. Transiente thermische Impedanz Zth 1.5.3. Ersatzschaltbild – Cauer-Netzwerk 1.6. Simulation der virtuellen Sperrschichttemperatur mittels Halbleitersimulator 1.7. Stoßstromereignisse 2. Vormessungen 2.1. Prüflinge 2.2. Messung der Sperrfähigkeit 2.2.1. Testaufbau – Schaltung 2.2.2. Testergebnisse 2.3. Messung des Ausgangskennlinienfeldes/ Durchlassmessungen 2.3.1. Testaufbau – Schaltung 2.3.2. Testergebnisse 2.4. Messung der Transferkennlinie 2.4.1. Testaufbau – Schaltung 2.4.2. Testergebnisse 2.4.3. Bestimmung des “pinch-off”-Bereiches 2.5. Aufnahme der Kalibrierkennlinien 2.5.1. Testaufbau – Schaltung 2.5.2. Testergebnisse 3. Temperaturbestimmung mittels thermischer Impedanz Zth 3.1. Testaufbau – Schaltung 3.2. Testergebnisse 4. Temperaturbestimmung am Stoßstrommessplatz 4.1. Ermittlung der Halbleitertemperatur nach einem Stoßstromereignis 4.1.1. Anpassung des Stoßstrommessplatzes 4.1.2. Pulsmuster VCE(T)-, VGth(T)-Messung 4.1.3. Testergebnisse 4.2. Ermittlung des Halbleitertemperaturverlaufes während des Stoßstromereignisses 4.2.1. Testaufbau - Schaltung 4.2.2. Pulsmuster VCE(T)-, VGth(T)-Messung 4.2.3. Testergebnisse 5. Simulation der Temperaturverläufe 5.1. Temperatursimulation mittels Halbleitersimulator 5.2. Temperatursimulation mittels Cauer-Netzwerk 5.3. Angepasste Temperatursimulation mittels Cauer-Netzwerk 6. Zusammenfassung und Ausblick Anhang Literaturverzeichnis Selbstständigkeitserklärung Danksagung