Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-02T00:40:01Z (GMT). No. of bitstreams: 1 Pelicia_MarcosMauricio_M.pdf: 3408039 bytes, checksum: e59915e243bbe9e6fd0ae07a76b69e11 (MD5) Previous issue date: 2002 / Mestrado

Orientador: Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-14T02:13:33Z (GMT). No. of bitstreams: 1 Guimaraes_HomeroLuz_M.pdf: 6804076 bytes, checksum: 1b5a1b176e6474ebf0cc48684a13c212 (MD5) Previous issue date: 1992 / Resumo: Neste trabalho apresentamos uma nova técnica de conversão analógico-digital de alta velocidade, que usa processamento em corrente, ao invés de tensão. Este conversor usa um algoritmo baseado no chaveamento de correntes de uma forma híbrida entre o método de aproximação sucessiva e o conversor tipo "flash", sendo necessários apenas N comparadores para implementar um conversor A/D de N bits, no lugar dos '2 POT. N¿ comparadores usuais usados em um conversor do tipo "flash" convencional. O trabalho está dividido em 5 capítulos: no primeiro apresentamos uma revisão sucinta dos métodos usuais de conversão A/D de alta velocidade; no segundo introduzimos o algoritmo empregado, a nova estrutura proposta para implementa-lo e também fazemos uma análise dos erros que afetam o projeto do conversor A/D; no terceiro capítulo é apresentado o projeto de um circuito integrado, em tecnologia bipolar, de um conversor A/D de 6 bits, visando aplicações em vídeo; no quarto capítulo apresentamos o projeto de um conversorA/D de 4 bits experimental, que foi integrado, em tecnologia bipolar, na SID Microeletrônica, no I PMU Bipolar; finalmente, no quinto capítulo relatamos os resultados experimentais obtidos. As medidas feitas nos vários blocos do circuito revelaram a viabilidade de operação do conversor com freqüências da ordem de 20 MHz, usando um processo bipolar convencional, isolado por junções. Esta velocidade de conversão pode ser bem maior caso se use um processo bipolar moderno, isolado por óxido e com transistores de alta velocidade,que possuem 'f IND. t¿ cerca de 60 vezes maior do que o dos transistores usados na fabricação do protótipo, que era de aproximadamente 300 MHz / Abstract: A newcurrent-mode highspeed Analog-to-Digitalconversiontechnique ispresented. This converter uses an algorithm based on current switching.similarto the SuccessiveApproximation Converter. but with a conversion speed comparableto the flashconverter. Only N comparators are necessary to implement a N-bit converter. instead of the '2 POT. N¿ comparators used in a standard flash converter. This thesis is composed of five chapters: In the first chapter we present a concise revision of some architectures for high speed A/D conversion; in the seconde chapter we introduce the algorithm and the new proposed architecture. An error analysisof the parameters that play an important role in the design of the converter; in the third one we present the design of an integrated 6-bit high speed A/D converter for video applications; the fourth chapter is dedicated to the design of a experimental4-bit A/D converter IC. The Ic was fabricated by SID Microeletrônica. in the 1Brazilian Multi-Project Chip (I PMU); the fourth chapter is dedicated to the design of a experimental 4-bit A/D converter IC. The Ic was fabricated by SID Microeletrônica. in the 1 Brazilian Multi-Project Chip (I PMU). The experimental results measured in the integrated circuit shows that the proposed technique can convert signalswith frequencies up to 20 MHz using a standard junction isolated bipolar processoThis frequency can be muchgreater irone uses an up-to-date high speed bipolar process, which have transistors with 'f IND. t¿ typicaly near 60 times larger than those available in the process used to fabricate the prototype (about 300 MHz) / Mestrado / Mestre em Engenharia Elétrica

Orientador : Carlos Ignacio Zamitti Mammana / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-14T10:29:33Z (GMT). No. of bitstreams: 1 Dias_JoseAntonioSiqueira_M.pdf: 4415740 bytes, checksum: 0d7520813ce6d865408d7f9d71c621ca (MD5) Previous issue date: 1981 / Resumo: Quando apresentada em 1972, uma das principais promessas da tecnologia I2L era a possibilidade de confeccionar circuitos digitais e analógicos na mesma pastilha. Entretanto, os requisitos necessários para a confecção dos circuitos I2L limitam severamente o desempenho dos transistores NPN da parte analogica da pastilha, que apresentam tensões de ruptura muito baixas devido ao fenômeno de "punch-through". Este trabalho apresenta uma nova técnica para a confecção de circuitos digitais I2L e circuitos de alta tensão de ruptura na mesma pastilha, usando apenas uma máscara adicional em relação ao processo convencional de confecção de circuitos I2L e analógicos na mesma pastilha. são apresentados tambem, além da máscara de teste, os resultados experimentais que fornecem, para uma estrutura I2L com 6 coletores, B eff = 8, e tempo de atraso míni mo por porta ta = 75 ns. Para os transistoresda parte analógica,obteve-se VCEO = 35V e VCBO = 65V / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação. / Made available in DSpace on 2013-07-16T00:34:09Z (GMT). No. of bitstreams: 1 222845.pdf: 2856309 bytes, checksum: b0d18acabf0dff1e8916770d019df389 (MD5) / Apresenta-se uma ferramenta gráfica chamada MOSVIEW, com a finalidade de auxiliar no projeto de circuitos analógicos MOS ao nível do transistor, além da possibilidade do uso da ferramenta de forma didática em disciplinas de projeto de circuitos integrados analógicos. A ferramenta foi desenvolvida em C++ Builder 6, com base no modelo ACM, cujas equações são válidas em todas as regiões de operação do transistor. MOSVIEW permite que o usuário visualize e explore o espaço de projeto dos circuitos analógicos básicos.

Orientador: Furio Damiani / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T11:08:38Z (GMT). No. of bitstreams: 1 Badan_TomasAntonioCosta_M.pdf: 3468204 bytes, checksum: b296ac27d36293d4db46ded926463198 (MD5) Previous issue date: 1996 / Resumo: Este trabalho é uma contribuição ao desenvolvimento de transistores MESFETs em arseneto de gálio para uso em Circuito Integrados (CIs) de alta velocidade. Inicialmente são descritos processos de fabricação em arseneto de gálio: a obtenção de substratos monocristalinos, a implantação iônica, o recozimento para ativar os dopantes, a realização de contatos. É desenvolvido o modelo matemático que rege sua física do estado sólido, usado pelo programa PRISM. Os resultados obtidos com o programa de simulação de processos SUPREM-IV.GS foram fornecidos ao programa PRISM, que efetua uma análise do comportamento elétrico do MESFETs fabricados; esse procedimento foi realizado de forma iterativa, até serem obtidos parâmetros apropriados para a fabricação de transistores de enriquecimento e de depleção para CIs digitais / Abstract: This work is a contribution to the development of GaAs MESFETs transistors to use in high speed integrated circuits (CIs). Initially are described the GaAs manufacture processes: monocrystal substrate fabrication, ion implantation, thermal annealing to activate the implanted impurities, contact fabrications. It is developed the mathematical mo deI of the solid state physics used by the PRISM programo The results were first obtained with the SUPREM-IV.GS program that simulate the process and then passed to PRISM program that analyses the electrical behavior of MESFET devices; that procedure was done in an iterative way until the achievement of suitable parameters to the manufacture of both depletions and enhancement transistors to use in digital CIs / Mestrado / Mestre em Engenharia Elétrica

Orientadores: Jacobus W. Swart, Edgar Charry Rodriguez / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T13:54:41Z (GMT). No. of bitstreams: 1 ChavezPorras_Fernando_M.pdf: 7348729 bytes, checksum: 99e9c30ec2191af662ee58af3b56feb0 (MD5) Previous issue date: 1996 / Resumo: Neste trabalho é primeiro apresentada uma nova classificação dos sensores eletroquímicos, objetivando fazer um paralelo entre os sensores eletroquímicos convencionais e a crescente geração de sensores eletroquímicos microeletrônicos, ou aqueles fabricados com técnicas de fabricação de circuitos integrados. Em seguida, são apresentados alguns resultados práticos relacionados com o desenvolvimento de um sensor coulométrico baseado em ISFETs. Assim, é proposto um esquema de medida conformado por: dois sensores coulométricos conectados em forma diferencial, e por um circuito eletrônico simples que realiza o cálculo do tempo de titulação a partir da segunda derivada da sua respectiva curva de titulação. O desenvolvimento do sistema inclui: a) o projeto e fabricação dos sensores coulométricos, b) o projeto e implementação com circuitos discretos de : um circuito eletrônico para o processamento do sinal de saída dos ISFETs e uma fonte de corrente simples e sua lógica de controle necessária para gerar pulsos de corrente entre 0-15 JlA. O sistema proposto é testado realizando titulações coulométricas de ácido acético, e serve para determinar concentrações de até 0.007 moles/litro usando pulsos de corrente entre 0-15 JlA. Também é apresentado um modelo simples que nos permite comprovar os resultados das medidas. Após é feita uma discussão relacionada com o mecanismo de operação do dispositivo. Finalmente é apresentado o processo de fabricação dos sensores coulométricos, o qual é baseado em um processo de fabricação de ISFETs padrão / Abstract: Firstly, in this work, is showed a new classification of the electrochemical sensors intending to make a paralell between conventional electrochemical sensors and the new generation of electrochemical microelectronic sensors, or that, fabricated with integrated circuits technology. Next, it is showed some practical results related with developing a based on ISFET coulometric sensor. Therefore, it is proposed a measurement set-up conformed by: two coulometric sensors connected in a diferencial way, and an electronic circuit able to compute the titration time from its second derivative of the respective titulation curve. This work involves: a) the design and fabrication of the coulometric sensors, b) the design and implementation with discret circuits of: an electronic circuit for processing the ISFETs output signal and a simple current source and its necessary controllogic able to supply current pulses of 0-15 J.1A. The proposed system is tested doing coulometric titrationof acetic acid, and is able to determine concentrations until 0.007moles/literusing coulometricpulses of 0-15 J.1A. It is also showna simpie model, which corroborate the measurements, and then is given a discussion related with the mechanism of operation of this device. Finally, it is also shown the fabrication process of the coulometric sensors, which is based on a standãrd ISFET fabrication process / Mestrado / Mestre em Engenharia Elétrica

Orientadores: Wilmar Bueno de Moraes, Frank Herman Behrens, Maria Ines Silva de Castro Simas / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-26T23:23:00Z (GMT). No. of bitstreams: 1 Finco_Saulo_D.pdf: 12407690 bytes, checksum: e3deff1e33f83f618f702ad2070474b0 (MD5) Previous issue date: 2000 / Resumo: Este trabalho está relacionado com importantes progressos no projeto de Circuitos Integrados Inteligentes de Potência usando agregados, fundamentados em uma única célula básica contendo transistores NMOS. Tais agregados estão associados de forma matricial adequada para implementar funções genéricas requeri das pelos circuitos de controle de potência. Esta técnica permite o projeto de novos CIs semidedicados de baixo custo, proporcionando uma nova estratégia de configuração de ICs que permite uma fácil implementação industrial em direção à integração Inteligente de Potência utilizando tecnologias CMOS convencionais digita1/analógica, sem nenhuma etapa adicional de processo. A mesma técnica pode também ser aplicada a tecnologias complexas e sofisticadas dedicadas à integração de Circuitos Inteligentes de Potência (Smart Power Technologies), para a prototipagem rápida ou produção em escala industrial destes circuitos. No cenário mundial, um grande esforço têm sido realizados para compatibilizar a integração inteligente de potência com processos CMOS convencionais de baixo custo. Os resultados apresentados comprovam a potencialidade da técnica desenvolvida neste trabalho em muitos nichos de aplicação / Abstract: This work is related to important improvements in Smart Power design using arrays based on a unique NMOS cell type. These arrays are arranged in matrices that can implement generic functions required by power control blocks, thus enabling low cost semicustom designs. This new IC configuration strategy has an easy industrial implementation towards Smart Power using standard digita1/analog CMOS technologies, without any additional processing steps. The same method can also be applied to sophisticated Smart Power technologies, for fast prototyping or even for industrial production. A huge worldwide effort is being carried out to find solutions that may render Smart Power circuits compatible with low cost CMOS technologies. The results show potentialities of these techniques for many niche of applications / Doutorado / Eletrônica, Microeletrônica e Optoeletrônica / Doutor em Engenharia Elétrica

Orientador : Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T16:10:50Z (GMT). No. of bitstreams: 1 Cajueiro_JoaoPauloCerquinho_M.pdf: 1255899 bytes, checksum: 31076053bbb9e1463648623b581dcde6 (MD5) Previous issue date: 2002 / Mestrado

Este trabalho se propõe a analisar as contribuições dos recursos digitais aos analógicos no favorecimento da aprendizagem da Geometria, mediada pela Libras para alunos surdos. Nossa investigação está apoiada nos pressupostos teóricos da Teoria dos Construtos Pessoais de George Kelly (1963) e foi desenvolvida por meio da seguinte condução: um recorte sobre a história da educação do surdo e sua construção identitária. No segundo momento, o ensino de matemática para alunos surdos, em que apresentamos algumas pesquisas. Seguimos discorrendo concisamente sobre os recursos analógicos e os recursos digitais, avançamos com uma sucinta abordagem sobre a Teoria dos Construtos Pessoais de George Kelly e finalizamos com a análise da intervenção, cujo tema é o ensino de polígono convexo regular, que se encontra subsidiado no Corolário da Experiência conduzida pelo Ciclo da Experiência Kellyana. Os sujeitos da pesquisa são alunos do 8º ano do Ensino Fundamental da EDAC. Os registros foram feitos por meio de fotos, filmagens e notas de campo. A observação participante deste estudo de caso nos revelou que a aprendizagem do aluno surdo está intimamente relacionada à proficiência em Libras, ao conhecimento da história da educação do surdo e o pertencimento à comunidade surda por parte do professor regente da disciplina. Finalizamos, destacando a importância do uso de metodologias específicas e de recursos digitais e analógicos que possibilitem associar a imagem à Libras para favorecer a compreensão de conceitos geométricos muitas vezes abstratos pela exploração do visual.

Orientador: Sigmar M. Deckmann / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T13:30:18Z (GMT). No. of bitstreams: 1 Rocha_JoaoPaulodeSousa_M.pdf: 4143675 bytes, checksum: 944647a173b0a0317fb45168f8789be4 (MD5) Previous issue date: 1995 / Resumo: O fenômeno de cintilação luminosa se caracteriza por variações de luminosidade na faixa de freqüências perceptível ao olho humano, causadas por flutuações na tensão da rede elétrica. Este trabalho descreve a transformação do processo analógico para medição de cintilação luminosa, internacionalmente recomendado, em um sistema digital. Os principais pontos considerados são: técnicas de filtragem digital e método de conversão de filtros, compromissos com a resolução do conversor AlD, minimização da freqüência de amostragem, processamento em tempo real e utilização da porta paralela padrão Centronics como via de comunicação com o microcomputador / Abstract: Flicker disturbance corresponds to the visual perception of luminance variations due to supply voltage fluctuations. This work describes the conversion of the analog methodology for flicker measurements, internationally recommended, into a digital processing device. The main points considered are: digital filtering techniques and filter conversion method, AlD resolution compromises, minimization of sampling frequency, real time calculation procedures and interfacing with microcomputer through a standard Centronics parallel interface / Mestrado / Mestre em Engenharia Elétrica