La définition de formes par ces procédés itératifs génère des structures avec des propriétésspécifiques intéressantes : rugosité, lacunarité. . . . Cependant, les modèles géométriques classiquesne sont pas adaptés à la description de ces formes.Dans le but de développer un modeleur itératif pour concevoir des objets fractals décrits à l’aide duBCIFS, nous avons développé un ensemble d’outils et d’algorithmes génériques qui nous permettentd’évaluer, de caractériser et d’analyser les différentes propriétés géométriques (la localisation, lecalcul de l’enveloppe convexe, de la distance à partir d’un point, etc) de fractals. Nous avons identifiéles propriétés des opérations standards (intersection, union, offset, . . . ) permettant de calculer uneapproximation d’image des fractales et de plus d’optimiser ces algorithmes d’approximation.Dans certains cas, il est possible de construire un CIFS avec l’opérateur de HUTCHINSON généralisédont l’attracteur est suffisamment proche du résultat de l’opération par rapport à la métrique deHausdorff. Nous avons développé un algorithme générique pour calculer ces CIFS pour une précisiondonnée. Nous avons défini la propriété d’auto-similarité de l’opération, qui définie un ensemble detransformations utilisé dans un système itératif résultant.Pour construire un CIFS exact de l’image, si il existe, il faut prouver tous les similitudes nécessairesmanuellement. Nous explicitons également la condition de l’opération, quand le résultat peut êtrereprésenté par un IFS avec un opérateur de HUTCHINSON généralisé. Dans ce cas, il n’est que cettecondition à prouver manuellement / Defining shapes by iteration allows us to generate new structures with specific properties (roughness,lacunarity), which cannot be achieved with classic modelling.For developing an iterative modeller to design fractals described by a BCIFS, we developed a set oftools and algorithms that permits one to evaluate, to characterize and to analyse different geometricproperties (localisation, convex hull, volume, fractal dimension) of fractals. We identified properties ofstandard CAD operations (intersection, union, offset, . . . ) allowing us to approximate them for fractalsand also to optimize these approximation algorithms.In some cases, it is possible to construct a CIFS with generalised HUTCHINSON operator, whoseattractor is close enough to the operation result with respect to the HAUSDORFF metric.We introduceda generic algorithm to compute such CIFS for a given accuracy.We defined the self-similarity propertyof the operation defining a set of transformations, which are used in the output iterative system.In order to construct an exact CIFS of the image, if it exists, we must prove all the necessarysimilarities manually. We explicit also the condition of the operation to be represented by an IFS witha generalised HUTCHINSON operator. In this case, only this condition should be proved manually

Les capacités d'auto-reconfiguration des architectures FPGA modernes ouvrent la voie à des applications dynamiques capables d'adapter leur fonctionnement pour répondre à des évènements ponctuels. Les flots de reconfiguration des architectures commerciales sont aujourd'hui aboutis mais limités par des contraintes inhérentes à la complexité de ces circuits. Dans cette thèse, plusieurs contributions sont avancées afin de proposer une architecture FPGA reconfigurable permettant le placement dynamique de tâches matérielles. Dans un premier temps, une représentation intermédiaire des données de configuration de ces tâches, indépendante de leur positionnement final, est présentée. Cette représentation permet notamment d'atteindre des taux de compression allant jusqu'à 11x par rapport à la représentation brute d'une tâche. Un flot de conception basé sur des outils de l'état de l'art accompagne cette représentation et génère des tâches relogeables à partir d'une description haut-niveau. Ensuite, le comportement en ligne de ce mécanisme est étudié. Deux algorithmes permettant le décodage de ces tâches et la génération en temps-réel des données de configuration propres à l'architectures son décrits. Par ailleurs, une amélioration du réseau d'interconnexion d'une architecture FPGA est proposée pour accroître la flexibilité du placement de tâches hétérogènes, avec une augmentation de 10% en moyenne du délai du chemin critique. Enfin, une alternative programmable aux mémoires de configuration de ces circuits est étudiée pour faciliter leur reconfiguration partielle. / The self-reconfiguration capabilities of modern FPGA architectures pave the way for dynamic applications able to adapt to transient events. The CAD flows of modern architectures are nowadays mature but limited by the constraints induced by the complexity of FPGA circuits. In this thesis, multiple contributions are developed to propose an FPGA architecture supporting the dynamic placement of hardware tasks. First, an intermediate representation of these tasks configuration data, independent from their final position, is presented. This representation allows to compress the task data up to 11x with regard to its conventional raw counterpart. An accompanying CAD flow, based on state-of-the-art tools, is proposed to generate relocatable tasks from a high-level description. Then, the online behavior of this mechanism is studied. Two algorithms allowing to decode and create in real-time the conventional bit-stream are described. In addition, an enhancement of the FPGA interconnection network is proposedto increase the placement flexibility of heterogeneous tasks, at the cost of a 10% increase in average of the critical path delay. Eventually, a configurable substitute to the configuration memory found in FPGAs is studied to ease their partial reconfiguration.

Le grenaillage ultrason est un procédé mécanique de traitement de surfaces. Il consiste à projeter des billes à la surface de pièces métalliques, à l’aide d’un système acoustique vibrant ultrasonore. Lors du traitement, les billes sont contenues dans une enceinte spécialement conçue pour la pièce à traiter, et adoptent un comportement similaire à celui d’un gaz granulaire vibré. Le grenaillage ultrason sert à introduire des contraintes résiduelles de compression dans le matériau traité. Ces contraintes de compression sont bénéfiques pour la tenue en fatigue de la pièce et sa résistance à la corrosion sous contraintes.L’objectif des présents travaux de thèse consiste à modéliser la dynamique des billes pendant le traitement, et pour des pièces et géométries complexes. En effet, depuis son industrialisation, la mise au point du procédé se fait de manière empirique qui, avec la complexification des pièces mécaniques traitées pousse cette approche à ses limites. La mise au point peut donc s’avérer coûteuse en temps et aboutir à une solution partiellement optimisée. Ainsi, le modèle développé donne accès à une compréhension détaillée du grenaillage ultrason dans des conditions de traitement industrielles. Il constitue pour la première fois un outil d’aide à la conception des enceintes de traitement, offrant la possibilité d’une meilleure maitrise et optimisation du traitement, tout en réduisant les coûts de mise au point. La seconde contribution est de fournir aux modèles de prédiction des contraintes des données fiables et réalistes / Ultrasonic shot peening is a mechanical surface treatment process. It consists on projecting spherical shot onto a metallic surface, using an ultrasonic accoustic system. During the treatement, the shot are contained in a chamber, specially designed for the peened part, and behave similarely to a vibrated granular gas. Ultrasonic shot peening is used to introduce compressive residual stresses in the peened material. These compressive stresses help increasing the fatigue life span of the part and its resistance to stress corrosion cracking.The objectif of the present work consists on modeling the shot dynamics of the shot during the traitement, and for complex parts and geometries. Since its industrialization, the choice of the process parameters is done experimentally with trial and error. And with the ever increasing complexity of the peened parts, this approach is reaching its limits; thus becoming sometimes time consuming and providing partially optimized solutions.Therfore, the developped model gives access to a detailed understanding of ultrasonic shot peening in industrial treatment conditions. It represents for the first time a support tool for the design of peening chambers. This offers the possibility of a better control and optimization of the process, while reducing development costs. The second contribution lies in the model capacity to provide reliable and realistic input data to residual stresses prediction models

Le contrôle précis des modèles géométriques joue un rôle important dans de nombreux domaines. Pour l’optimisation de forme en CFD, le choix des paramètres de contrôle et la technique de déformation de forme est critique. Nous proposons un modeleur paramétrique avec une nouvelle méthode de déformation d’objets, ayant pour objectif d’être intégré dans une boucle d’optimisation automatique de forme avec un solveur CFD. Notre méthodologie est basée sur une double paramétrisation des objets : géométrique et architecturale. L’approche géométrique consiste à décrire les formes par un squelette, composé d’une famille de courbes B-Splines, appelées courbes génératrice et courbes de section. Le squelette est paramétré avec une approche architecturale. Au lieu d’utiliser les points de contrôle de la représentation classique par courbes B-Splines, la géométrie est contrôlée par ces paramètres architecturaux. Cela permet de réduire considérablement le nombre de degrés de liberté utilisés dans le problème d’optimisation de forme, et permet de maintenir une description haut niveau des objets. Notre technique intègre un contrôle de forme et un contrôle de régularité, permettant d’assurer la génération de nouvelles formes valides et réalistes. Les déformations de la géométrie sont réalisées en posant un problème inverse : déterminer une géométrie correspondant à un jeu de paramètres cibles. Enfin, une technique de reconstruction de surface est proposée. Nous illustrons le modeleur paramétrique développé et intégré dans une boucle d’optimisation automatique de forme sur trois cas : un profil d’aile d’avion, un foil AC45 d’un voilier de course et un bulbe de chalutier de pêche. / The precise control of geometric models plays an important role in many domains. For shape optimisation in CFD, the choice of control parameters and the way to deform a shape are critical. In this thesis, we propose a new approach to shape deformation for parametric modellers with the purpose of being integrated into an automatic shape optimisation loop with a CFD solver. Our methodology is based on a twofold parameterisation: geometrical and architectural. The geometrical approach consist of a skeleton-based representation of object. The skeleton is made of a family of B-Spline curves, called generating curve and section curves. The skeleton is parametrised with an architectural approach: meaningful design parameters are chosen on the studied object. Thus, instead of using the control points of a classical B-spline representation, we control the geometry in terms of architectural parameters. This reduce the number of degrees of freedom and maintain a high level description of shapes. We ensure to generate valid shapes with a strong shape consistency control based on architectural considerations. Deformations of the geometry are performed by solving optimisation problems on the skeleton. Finally, a surface reconstruction method is proposed to evaluate the shape’s performances with CFD solvers. We illustrate the parametric modeller capabilities on three problems, performed with an automatic shape optimisation loop: the wind section of an plane (airfoil), the foil of an AC45 racing sail boat and the bulbous bow of a fishing trawler.

Québec Université Laval, Bibliothèque 2014

En biologie synthétique, il existe plusieurs manières d’adresser les problèmes soulevés dans plusieurs domaines comme la thérapeutique, les biofuels, les biomatériaux ou encore les biocapteurs. Nous avons choisi de nous concentrer sur l’une d’entre elles : les réseaux de régulation génétique (RRG). Un constat peut être fait : la diversité des problèmes résolus grâce aux RRGs est bridée par la complexité de ces RRGs, qui a atteint une limite. Quelles solutions s’offrent aux biologistes, pour repousser cette limite et continuer d’augmenter la complexité de leur système ? Cette thèse a pour but de fournir aux biologistes les outils nécessaires à la conception et à la simulation de RRGs complexes. Un examen de l’état de l’art en la matière nous a mené à adapter les outils de la micro-électronique à la biologie ainsi qu’à créer un algorithme de programmation génétique pour la conception des RRGs. D’une part, nous avons élaboré les modèles Verilog A de différents systèmes biologiques (passe-bande, proie-prédateur, repressilator, XOR) ainsi que de la diffusion spatiotemporelle d’une molécule. Ces modèles fonctionnent très bien avec plusieurs simulateurs électroniques (Spectre et NgSpice). D’autre part, les premières marches vers l’automatisation de la conception de RRGs ont été gravies. En effet, nous avons développé un algorithme capable d’optimiser les paramètres d’un RRG pour remplir un cahier des charges donné. De plus, la programmation génétique a été utilisée pour optimiser non seulement les paramètres d’un RRG mais aussi sa topologie. Ces outils ont su prouver leur utilité en apportant des réponses pertinentes à des problèmes soulevés lors du développement de systèmes biologiques. Ce travail a permis de montrer que notre approche, à savoir adapter les outils de la micro-électronique et utiliser des algorithmes de programmation génétique, est valide dans le contexte de la biologie synthétique. L’assistance que notre environnement de développement fournit au biologiste devrait encourager l’émergence de systèmes plus complexes. / In synthetic biology, Gene Regulatory Networks (GRN) are one of the main ways to create new biological functions to solve problems in various areas (therapeutics, biofuels, biomaterials, biosensing). However, the complexity of the designed networks has reached a limit, thereby restraining the variety of problems they can address. How can biologists overcome this limit and further increase the complexity of their systems? The goal of this thesis is to provide the biologists with tools to assist them in the design and simulation of complex GRNs. To this aim, the current state of the art was examined and it was decided to adapt tools from the micro-electronic field to biology, as well as to create a Genetic Programming algorithm for GRN design. On the one hand, models of diffusion and of other various systems (band-pass, prey-predator, repressilator, XOR) were created and written in Verilog A. They are already implemented and well-functioning on the Spectre solver as well as a free solver, namely NgSpice. On the other hand, the first steps of automatic GRN design were achieved. Indeed, an algorithm able to optimize the parameters of a given GRN according to a specification was developed. Moreover, Genetic Programming was applied to GRN design, allowing the optimization of both the topology and the parameters of a GRN. These tools proved their usefulness for the biologists’ community by efficiently answering relevant biological questions arising in the development of a system. With this work, we were able to show that adapting microelectronics and Genetic Programming tools to biology is doable and useful. By assisting design and simulation, such tools should promote the emergence of more complex systems.

Cette thèse s'intéresse d'une part au problème de décomposition technologique orienté surface sur des réseaux programmables de type FPGAs (Field Programmable Gate Arrays) et d'autre part à la synthèse des macro-générateurs sur ASICs et plus précisément de la synthèse des additionneurs. La décomposition s'articule autour de deux axes essentiels: tout d'abord, il s'agit d'optimiser la taille de la représentation des fonctions booléennes. Les représentations de base choisies ici sont les ROBDDs (Reduced Ordered Binary Decision Diagrams) ainsi qu'une structure dérivée, les ITE (If Then Else). La deuxième étape concerne la décomposition proprement dite. Les technologies cibles sont ici des FPGAs à base de LUT-k (Look Up Table), en particulier les FPGAs XC5200 de Xilinx et Orca de AT&T. Les deux méthodes de décomposition technologique orienté surface proposées permettent une décomposition hétérogène en prenant en compte non pas une seule configuration mais un ensemble de configurations possibles de la cellule cible. La première méthode est fondée sur un parcours descendant et optimisé du ROBDD. La seconde méthode s'appuie sur une modélisation en recouvrement d'hypergraphe du problème de décomposition technologique. Dans les deux méthodes, le coût exact en terme de surface finale du circuit est pris en compte à chaque étape de la décomposition. L'étude menée dans la deuxième partie de la thèse sur la macro-génération conduit dans un premier temps à l'exploration de l'espace des solutions possibles puis à l'optimisation d'une solution sélectionnée par un algorithme de dérivation discrète. L'utilisation d'un filtre permet la restriction de l'espace des solutions à explorer et d'autre part guide le processus de dérivation en éliminant les solutions trivialement médiocres. La combinaison des processus d'exploration et de dérivations permet la génération de macros dont les caractéristiques physiques sont les plus proches possibles de celles fixées par un utilisateur potentiel. Ces méthodes ont été intégrées au sein d'un outil universitaire ASYL+ développé au laboratoire CSI

Cette thèse propose de nouvelles méthodes de synthèse automatique des contrôleurs internes aux circuits numériques. Elles permettent en particulier d'intégrer, directement au niveau du contrôleur, des dispositifs de détection d'erreurs ou de tolérance aux fautes. En ce qui concerne la détection d'erreurs, quatre flots de synthèse ont été implantés. Deux d'entre eux utilisent la méthode classique de duplication et comparaison, tandis que les deux autres sont basés sur la vérification d'un flot de contrôle par analyse de signature. La signature est une information permettant de caractériser la séquence parcourue d'états du contrôleur. La vérification du flot de contrôle correspond à la détection des séquences illégales d'états. En ce qui concerne la tolérance aux fautes, quatre flots ont été implantés. Deux d'entre eux utilisent la méthode classique de triplement et vote majoritaire, tandis que les deux autres sont basés sur l'utilisation d'un code correcteur d'erreurs lors du codage du contrôleur. Une erreur survenant dans le code de l'état courant peut ainsi être corrigée en utilisant les propriétés du code correcteur choisi. L'analyse des résultats de synthèse de nombreux exemples montre l'intérêt des nouvelles méthodes de détection et de tolérance proposées, et des algorithmes de synthèse implantés. Ainsi, ces méthodes et ces algorithmes permettent, entre autres, de définir de nouveaux compromis coût/sûreté de fonctionnement, en réduisant sensiblement le coût matériel de la redondance implantée. L'automatisation des traitements permet de plus de réduire le coût de conception lié à l'amélioration de la sûreté de fonctionnement des contrôleurs, en particulier lorsque des techniques plus pointues sont préférées à la redondance massive

Cette thèse présente la conception d'un accélérateur matériel dédié à la simulation de circuits intégrés. Sur cet accélérateur sont développés un ensemble de logiciels constituant un environnement intégré de simulation. Nous y discutons tout d'abord des concepts de base de la modélisation des circuits intégrés, de la simulation logico-fonctionnelle, de la simulation de pannes, des langages de description du matériel, ainsi que des techniques d'accélération de la simulation de circuits intégrés. Nous présentons ensuite la structure générale de l'accélérateur. Il est basé sur une architecture parallèle : un réseau en anneau sur lequel sont disposées des unités de simulation, où chaque unité de simulation est composée de trois microprocesseurs exécutant trois tâches respectivement. l'ensemble des logiciels implémentés sur cet accélérateur est présenté. Le simulateur réalise ainsi la simulation multi-niveaux (porte logique, fonctionnel et interrupteur) et la simulation de pannes. Des outils de compilation permettent l'utilisation des langages de description du matériel pour modéliser les circuits intégrés de manière structurelle et fonctionnelle. Enfin, différentes stratégies de parallélisation de la simulation ainsi que plusieurs algorithmes de simulation adaptés aux différents niveaux d'abstraction sont étudiés

Cette thèse propose une architecture cellulaire pour la simulation logique. Une première partie présente la simulation logique. Les modélisations, algorithmes, structures des simulateurs classiques sont décrits. Un recensement et une étude sommaire des machines spécialisées existantes sont proposés ainsi qu'une classification des machines cellulaires. Une deuxième partie présente les spécifications d'une architecture cellulaire et propose des solutions aux problèmes d'affectation et d'acheminement soulevés. Une troisième partie décrit la cellule de base d'une manière détaillée dans un réseau 8×8 et évalue la complexité et les performances attendues. Une dernière partie expose les performances globales de simulation du réseau de base et cite quelques extensions dans et hors de la simulation logique