Made available in DSpace on 2014-06-11T19:23:35Z (GMT). No. of bitstreams: 0 Previous issue date: 2010-03-19Bitstream added on 2014-06-13T18:50:53Z : No. of bitstreams: 1 scheffel_dls_me_arafo.pdf: 1035533 bytes, checksum: e70561f0ad87f4e70ff9fc416abd9379 (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP) / O objetivo geral desse trabalho, dividido em três estudos, foi avaliar a influência do tempo de condicionamento ácido na desmineralização da dentina, na qualidade e no desempenho adesivo imediato da união resina-dentina de dentes decíduos e permanentes. No estudo 1, superfícies planas de dentina foram produzidas em molares decíduos e pré-molares (n=8). Sobre cada superfície, três áreas foram delimitadas e condicionadas com ácido fosfórico por 5, 10 ou 15 s. Decorrido o período pré-estabelecido de condicionamento, o ácido foi coletado e a concentração de cálcio dissolvido da dentina (ug Ca/mm2) foi determinada por microcolorimetria. Os dados foram analisados pela aplicação dos testes de ANOVA, Tukey e análise de regressão linear (α=0,05). Correlação positiva significante foi observada entre a concentração de cálcio e o tempo de condicionamento ácido para ambos, dentes decíduos e permanentes. Para todos os tempos de condicionamento, quantidades estatisticamente superiores de íons cálcio foram detectadas para a dentina de dentes decíduos em comparação a dentina de dentes permanentes. Foi concluído que a dentina de dentes decíduos é mais facilmente desmineralizada do que a dentina de dentes permanentes, e que essa desmineralização foi maior em função do aumento do tempo de aplicação do ácido. No estudo 2, superfícies planas de dentina também foram produzidas em outros 8 molares decíduos e 8 pré-molares hígidos. As superfícies foram divididas ao meio no sentido vestíbulo-lingual por meio de uma canaleta produzida com um disco diamantado. Aleatoriamente, cada metade foi condicionada com ácido fosfórico por 15 ou 5 s e os sistemas adesivos Prime&Bond NT ou Prime&Bond 2.1 foram aplicados. Espécimes envolvendo a interface de união foram produzidos e preparados em laboratório... / The aim of this work, divided into three studies, was to evaluate the influence of acid etching time on dentin demineralization, quality and immediate adhesive performance of resin-dentin bonds produced in deciduous and permanent teeth. In the first study, flat dentin surfaces were produced in sound molars (n=8) and premolars (n=8). On each surface, three circular areas were primary defined and etched with phosphoric acid for 5, 10 or 15 s. After the predetermined period of etching, the acid was collected and the calcium concentration (ugCa/mm2) was determined by microcolorimetry. The data were analyzed by ANOVA, Tukey and linear regression tests (α=0.05). Significant positive correlation was observed between calcium concentration and etching time for both deciduous and permanent teeth. For all times of conditioning, statistically higher amounts of calcium ions were removed from dentin of primary teeth compared to dentin of permanent teeth. It was concluded that the primary dentin was more prone to demineralization by phosphoric acid than permanent dentin, and that the extent of demineralization increased as a function of acid etching time. In the second study, flat dentin surfaces were also produced in additional 8 primary molars and 8 premolars. The surfaces were divided into mesial and distal halves through a shallow notch produced with a diamond disc. Randomly, each half was conditioned with 35% phosphoric acid for 15 or 5 s and the adhesive systems Prime & Bond NT or Prime & Bond 2.1 were applied. Specimens involving the bonded interface were produced and processed for staining with Goldner's trichrome. The thickness of the collagen zone exposed at the base of the hybrid layer (ZC) was measured using optical microscopy. Data were submitted to threeway analysis of variance and Tukey’s test (α=0.05). Overall, thicker ZC... (Complete abstract click electronic access below)

Ce travail de thèse aborde le problème de la gravure de matériaux ultraminces pour la réalisation de nouvelles générations de transistors (FDSOI, FinFET) dans les dispositifs nanoélectroniques avancés. Ces transistors doivent être gravés avec une précision nanométrique pour ne pas endommager les propriétés électroniques des couches actives. Afin d'atteindre une telle précision, les dommages surfaciques et l'épaisseur des couches réactives formées lors de l'exposition plasma doivent être maintenus en-deçà du nanomètre, véritable défi auquel les plasmas ICP continus ne sont plus à même de répondre. Pour assister le développement de nouveaux procédés de gravure, des simulations de dynamique moléculaire ont été développées afin étudier l'influence de nouvelles technologies plasma (plasmas pulsés, plasma basse Te, gaz pulsés) sur les interactions entre silicium et plasmas chlorés. Les simulations montrent que l'énergie ionique (Eion) est le paramètre numéro un pour contrôler la gravure de couches de Si ultraminces, une diminution de l'énergie réduisant à la fois l'épaisseur de couche endommagée SiClx et le taux de gravure. Le rapport du flux de neutres sur flux d'ions (Γ) est le 2nd paramètre clé : son augmentation entraîne une diminution sensible l'épaisseur de couche perturbée tout en augmentant le taux de gravure. Quantitativement, cette étude montre que des plasmas caractérisés par de faibles énergies ioniques (< 15 eV) ou des rapports Γ importants (⩾ 1000) permettre d'obtenir des couches réactives d'épaisseur sub-nanométrique (cf. plasmas basse Te ou synchronisés pulsés). En mode "bias pulsé", les simulations montrent que pour une valeur Vbias donnée, pulser le bias permet de diminuer à la fois l'épaisseur de couche réactive et le taux de gravure. Cet effet est d'autant plus marqué que le rapport de cycle DC est faible, ce qui élargit la fenêtre des paramètres opératoires. Pour contrôler la gravure, une autre solution pourrait consister à contrôler l'épaisseur des couches réactives de manière dynamique. Inspiré de l'ALE (Atomic Layer Etching), ce nouveau concept consiste à pulser rapidement et alternativement différents gaz pour décomposer le procédé de gravure en cycles répétitifs de deux étapes plasma distinctes. La 1ère étape vise à limiter la formation de la couche mixte à 1nm d'épaisseur dans un plasma réactif (Cl2) en optimisant le temps d'injection du gaz; la 2nde étape vise à graver la couche ainsi formée dans un plasma de gaz rare (Ar, Xe) sans endommager le matériau sous-jacent. Nos simulations confirment la faisabilité et la répétabilité d'un tel concept. / This thesis focuses on technological challenges associated with the etching of ultrathin materials used for new generations of transistors (FDSOI, FinFET) in advanced nanoelectronics devices. These transistors must be etched with a nanometric precision in order to preserve the electronic properties of active layers. To reach such a precision, plasma-induced damage and reactive layers thicknesses formed during the etch must remain below 1nm, a challenge which cannot be addressed by continuous-waves ICP plasmas. To assist the development of new etching processes, molecular dynamics simulations have been developed to study the influence of new plasma technologies (pulsed plasmas, low-Te plasmas, gaz pulsing) on interactions between silicon and chlorine plasmas. Simulations show that the key parameter to control the etching of ultrathin Si layers is the ion energy (Eion), which lowers both the SiClx damaged layer thickness and the etch rate when it is decreased. The neutral-to-ion flux ratio (Γ) is the second key parameter: its increase strongly reduces the reactive layer thickness while the etch rate grows. Quantitatively, this study shows that plasmas with low ion energies (< 15 eV) and high Γ ratios (⩾ 1000) allow to obtain sub-nanometer thick reactive layers (cf. low-Te or synchronized pulsed plasmas). In « pulsed bias » mode, simulations show that for a given Vbias value, pulsing the bias decreases both the reactive layer thickness and the etch rate. This effect is stronger at low duty cycle DC, which can improve the control of the etching process. To control the etching of ultrathin films, another solution may be to control dynamically the reactive layers formation. Inspired from ALE (Atomic Layer Etching) principle, this new concept consists in pulsing quickly and alternatively several gases to divide the etching process into repetitive cycles of two distinct plasma steps. The first step aims to limit the mixed layer formation at 1nm in a reactive (Cl2) plasma by optimizing the gas injection time; the 2nd step aims to remove the so-formed layer in a noble gas plasma (Ar, Xe) without damaging the material below. Our simulations confirm the feasibility and the repeatability of such a concept.

Le coût de la poursuite de la miniaturisation des transistors en-dessous de 14 nm demande l’introductionde techniques moins onéreuses comme l’approche auto-alignée par copolymères à blocs (DSA) combinéeà la lithographie 193 nm. Etudiée principalement pour des motifs de tranchées (pour les FinFETs)ou de cylindres verticaux (pour les trous de contact, c’est ce cas qui nous intéressera), le polystyrène-bpolyméthylmétacrylate(PS-b-PMMA) est un des copolymères à blocs les plus étudiés dans la littérature,et dont la gravure présente de nombreux défis dûs à la similarité chimique des deux blocs PS et PMMA.Proposer une solution à ces défis est l’objet de cette thèse.Dans notre cas où le PS est majoritaire, le principe est d’obtenir par auto-organisation des cylindresverticaux de PMMA dans un masque de PS. Le PMMA est ensuite retiré par solvant ou par plasma,les motifs ainsi révélés dans le PS peuvent être alors transférés en utilisant ce dernier comme masque degravure. Une couche de copolymères statistiques PS-r-PMMA neutralise les affinités du PS/PMMA avecle substrat et permet l’auto-organisation.Un des problèmes majeurs est le contrôle des dimensions ; traditionnellement, le PMMA est retiré paracide acétique et le PS-r-PMMA gravé par plasma d’Ar/O2 qui aggrandit le diamètre des trous (CD)en consommant lattéralement trop de PS. Des temps de recuit acceptables pour l’Industrie donnent ausommet du masque de PS une forme de champignon induisant une dispersion importante des diamètresmesurés (~4-5 nm).Nos travaux montrent que la dispersion de CD peut être corrigée par plasma en facettant le sommetdes motifs. Dans un premier temps, un procédé de retrait du PMMA par plasma continu de H2N2 a étédéveloppé afin de s’affranchir des problèmes induits par l’acide acétique et les plasmas à base d’O2. Cecia permis de révéler des défauts d’organisation non rapportés dans la littérature à notre connaissance : desfilms de PS de quelques nanomètres peuvent aléatoirement se trouver dans le domaine du PMMA et ainsibloquer la gravure de certains cylindres. Afin de graver ces défauts sans perdre le contrôle des dimensions,un procédé composé d’un bain d’acide acétique et d’un plasma synchronisé pulsé de H2N2 à faible rapportde cycle et à forte énergie de bombardement a été mis au point. Il permet de retirer le PMMA, facetterle sommet du PS (ce qui réduit la dispersion de CD à moins de 2 nm), graver les défauts et la couche deneutralisation tout en limitant l’agrandissement des trous à moins d’un nanomètre. La dernière difficultévient des dimensions agressives et du rapport d’aspect important des trous de contact gravés. Afin delimiter la gravure latérale et la consommation des masques, des couches de passivation sont déposées surles flancs des motifs pendant la gravure mais à des échelles inférieures à 15 nm, ces couches de quelquesnanomètres sont trop épaisses et nuisent au contrôle des dimensions. Les plasmas doivent être alors moinspolymérisants et la création d’oxydes sur les flancs par ajout d’O2 doit être évitée.Enfin, les techniques de détermination des dimensions à partir d’images SEM ne sont plus assezrobustes à ces échelles. Afin d’en améliorer la robustesse, des algorithmes de reconstruction d’image etd’anti-aliasing ont été implémentés. / Shrinking transistor’s dimensions below 14 nm is so expensive that lower-cost complementary techniquessuch as Directed Self-Assembly (DSA) combined with 193 nm-lithography are currently beingdeveloped. Either organized as trenches for the FinFET’s fin or vertical cylinders for contact holes(which is our case study), Polystyrene-b-polymethylmetacrylate (PS-b-PMMA) is a well-studied blockcopolymer but introduces challenging etching issues due to the chemical similarities between the PS andPMMA blocks. The aim of this thesis is to overcome those etching challenges.In our case where PS is the dominant phase, the principle of DSA is to obtain through self-assemblya pattern of vertical cylinders of PMMA inside a mask constituted of PS. PMMA is then removed eitherby solvent or plasma, revealing the patterns in the PS mask, which will be used as an etching mask forpattern transfer. In order to allow self-assembly, a thin brush layer of random copolymers PS-r-PMMAis used to neutralize the affinity of each phase with the substrate.One of the main issues with DSA is the control of the dimensions (CD control): usually, PMMAis dissolved in acetic acid bath and the brush layer is etched by an Ar/O2 plasma which increasesdramatically the pore’s diameter (CD) by laterally etching the PS. Short duration of thermal annealingsuitable for the Industry induces some “mushroom” shape at the top of the mask which consequentlyincreases the measured CD dispersion (~ 4-5 nm).Our work shows that CD uniformity can be corrected by faceting the top of the patterns throughplasma etching. As a first step, a dry-etch process for PMMA based on H2N2 chemistry has beendeveloped in order to free ourselves from acetic-acid’s and O2-based plasma’s issues. As far as we know,the discovered kind of defects has never been reported in the literature: few nanometer-thick films madeof PS can randomly be found in the PMMA’s domain, thus delaying the etching of random cylinders. Inorder to etch those defects without loosing the CD control, an other process constituted of an acetic acidbath followed by a synchronously-pulsed H2N2 plasma at low duty cycle and high bias power has beendeveloped. This process removes PMMA, facets the top of the PS features (decreasing CD dispersionbelow 2 nm), etches both the defects mentionned above and the brush layer without increasing thepores’ diameters by more than one nanometer. One last etching challenge comes from the aggressivedimensions and the high aspect ratio of the contact holes. In order to limit the lateral etching and themask consumption overall, passivation’s layer are usually deposed on the sidewall of the features duringthe etching process, but at dimensions below 15 nm, those layers are too thick and cause a CD control lossthough they are only few-nanometer thick. The polymerization’s capacity of plasmas has to be loweredat this scale and oxidized layer’s formation by adding O2 to the plasma chemistry has to be avoided.Last but not least, the techniques based on SEM images to determine the pore’s dimensions are notrobust enough at those scales. In order to gain in robustness, image reconstruction and anti-aliasingalgorithm have been implemented.

Avec la diminution perpétuelle des dimensions des circuits intégrés, la gravure de dispositifs à l’échelle nanométrique constitue un véritable défi pour les procédés plasma qui montrent des limites dans le cas d’empilement de couches minces notamment. L’anisotropie de gravure réside sur la formation de couches de passivations sur les flancs des motifs, qui agissent comme film protecteur bloquant la gravure latérale par les radicaux du plasma. Cependant, cette fine couche est responsable de l’apparition de pente dans les profils gravés et il est difficile de contrôler son épaisseur. De plus, une deuxième couche réactive est aussi formée en fond de motifs. Les produits de gravures sont formés au sein de cette couche permettant d’augmenter la vitesse de gravure du substrat. Il a récemment été admis que contrôler l’épaisseur de ces couches réactives constitue le paramètre clé pour obtenir une gravure à très haute sélectivité.Cependant, les couches réactives à analyser hautement réactives, en raison de leur forte concentration en halogènes, s’oxydent immédiatement lors de la remise à l’air.Cette étude se propose de développer une approche originale, simple et extrêmement puissante pour observer ces couches de passivation quasi in-situ (sans contact avec l’air ambiant) : Apres gravure, l’échantillon est transporté sous vide à l’intérieur d’une valise spécifique jusqu’à une enceinte de dépôt, où il est alors encapsulé par une couche métallique (PVD assisté par magnétron). L’échantillon ainsi encapsulé peut être observé ex-situ sans modification chimique grâce à des analyses STEM EDX. / As the size of integrated circuit continues to shrink, plasma processes are more and more challenged and show limitations to etch nanometer size features in complex stacks of thin layers. The achievement of anisotropic etching relies on the formation of passivation layers on the sidewalls of the etched features, which act like a protective film that prevents lateral etching by the plasma radicals. However, this layer also generate a slope in the etch profile and it’s difficult to control its thickness. Another thin layer called “reactive layer” is also formed at the bottom of the features. Etch products are formed in this layer allowing a high etch rate of the substrate. It starts to be realized that controlling the thickness of this reactive layer is the key to achieve very high selective processes.However, the layers to be analyzed are chemically highly reactive because they contain large concentrations of halogens and they get immediately modified (oxidized) when exposed to ambient atmosphere.In this work we develop an original, simple and extremely powerful approach to observe passivation layers quasi in-situ (i.e. without air exposure): After plasma etching, the wafer is transported under vacuum inside an adapted suitcase to a deposition chamber where it is encapsulated by a metallic layer (magnetron sputtering PVD). Then, the encapsulated features can be observed ex situ without chemical / thickness modification thanks to (S)TEM-EDX analysis.

L’augmentation des performances des dispositifs de la microélectronique repose encore pour une dizaine d’années sur une miniaturisation des circuits intégrés. Cette miniaturisation s’accompagne inévitablement d’une complexification des architectures et des empilements de matériaux utilisés. Au début de cette thèse, une des voies envisagées pour poursuivre la miniaturisation était de remplacer, dans une architecture finFET, le canal en silicium par un semi-conducteur à plus forte mobilité électronique, tel que l’In0,53Ga0,47As pour les transistors nMOS. Une étape essentielle à maitriser dans la fabrication des transistors finFET à base d’InGaAs est celle de la gravure plasma qui permet d’élaborer l’architecture du canal. En effet, pour assurer un fonctionnement optimal du transitor, il est primordial que les procédés de gravure ne génèrent pas de défauts sur les flancs du canal tels que la création de rugosité ou une perte de stœchiométrie. L’objectif principal de cette thèse est ainsi de réaliser la structuration du canal 3D d’InGaAs par gravure plasma en générant un minimum de défaut sur les flancs. Pour cela, nous avons évalué trois stratégies de gravure. Des premières études ont visé le développement de procédés de gravure en plasmas halogénés à température ambiante (55°C). De tels procédés conduisent à des profils pentus et rugueux du fait de redépôts InClx peu volatils sur les flancs des motifs. Dans un second temps, des procédés de gravure en plasma Cl2/CH4 à haute température (200°C) ont été étudiés et développés. Des motifs anisotropes et moins rugueux ont pu être obtenus, grâce à la volatilité des produits InClx et à la présence d’une passivation des flancs de type SiOx. Enfin, un concept de gravure par couche atomique, qui consiste à alterner deux étapes de procédé au caractère autolimité, a été étudié. Une première étape d’implantation en plasma He/O2 qui permet une modification de l’InGaAs sur une épaisseur définie suivie d’une étape de retrait humide en HF. Pour ces trois stratégies de gravure, une méthodologie permettant de caractériser de manière systématique les défauts engendrés sur les flancs a été mise en place. La spectroscopie Auger a permis d’accéder à la stœchiométrie des flancs tandis que la rugosité a été mesurée par AFM. Les résultats issus de la caractérisation des flancs des motifs gravés ont alors montré la nécessité de mettre en œuvre des procédés de restauration de surface. Un procédé combinant une étape d’oxydation par plasma de la surface d’InGaAs suivi d’un retrait par voie humide de la couche oxydée a ainsi été proposé. Ce traitement permet effectivement de diminuer la rugosité des flancs des motifs mais a accentué un enrichissement en arsenic déjà présent après les procédés de gravure. / Increasing the performance of transistors for the next decade still relies on transistor downscaling which is inevitably accompanied by an increasing complexity of the architectures and materials involved. At the beginning of this thesis, one strategy to pursue the downscaling was to replace, in a finFET architecture, the silicon channel with high-mobility semiconductor, such as In0,53Ga0,47As for the nMOS transistors. The patterning of the channel architecture by plasma etching is an essential step to overcome in the fabrication of InGaAs-based finFET transistors. Indeed, to ensure optimal performances of the device, it is crucial that the plasma etching process do not generate defects on the channel sidewalls such as a loss of stoichiometry and roughness formation. Thus, the major aim of this thesis is to pattern the 3D InGaAs channel by plasma etching with minimal sidewalls damage. For this, we investigated three plasma etching strategies. First, this work focused on the development of plasma etches process with halogen chemistries at ambient temperature (60°C). Such process leads to sloped and rough patterns due to the redeposit of low volatile InClx etch by products. Secondly, Cl2/CH4 plasma etching processes at high temperature (200°C) have been studied and developed. Anisotropic and relatively smooth patterns can be obtained using such plasma process thanks to enhanced volatility of InClx products and a SiOx sidewall passivation formation. Finally, an atomic layer etching concept has been investigated to pattern InGaAs with minimal damage. This concept consists in alternating two self-limited steps: first, an implantation step using He/O2 plasma modifies the InGaAs surface to a limited thickness. Then, the modified layer is removed by HF wet. For all these etching strategies, a methodology was implemented to perform a systematic characterization of the damage generated on the sidewalls. The Auger spectroscopy was used to determine the sidewall stoichiometry while the sidewall roughness is measured by AFM. The results from the sidewall characterizations revealed the necessity to implement a surface restoration process. It consists in oxidizing the InGaAs sidewalls with O2 plasma and to removed the oxidized layer with a HF step. This process was efficient to smooth the InGaAs pattern sidewalls but enhances an arsenic enrichment which was already present after the etching processes.

Le développement récent des nanotechnologies a apporté un renouveau dans le domaine de recherche de la thermoélectricité. Ces dernières années, de nombreux travaux théoriques et expérimentaux ont montré qu’il était possible d’améliorer grandement le facteur de mérite ZT en utilisant des structures semi-conductrices de basse dimensionnalité. Plus particulièrement, les nanofils de Silicium ont été présentés comme de bons candidats pour des applications thermoélectriques. De nombreuses études ont effectivement souligné le fait qu’il est possible de réduire la conductivité thermique au sein des nanofils sans altérer le transport électrique, ce qui va bien évidemment dans le sens d’une amélioration du facteur de mérite. Cependant, il existe peu d’études expérimentales permettant de confirmer ces affirmations. Ici, nous proposons des expériences de microscopie thermique à balayage permettant d’effectuer de l’imagerie thermique de nanofils individuels avec une résolution spatiale de l’ordre de 100nm. A partir des images réalisées et d’un modèle décrivant le comportement thermique de la sonde utilisée, nous déterminons la conductivité thermique des nanofils caractérisés. La technique de mesure proposée est actuellement la seule permettant d’effectuer une mesure thermique statistique sur un grand nombre de nanostructures de type nanofil. Nous validons également la faisabilité d’une mesure de conductivité électrique de nanofils individuels par une technique de microscopie de résistance d’étalement. La conductivité électrique est également un paramètre déterminant, à prendre en compte dans l’évaluation du facteur de mérite thermoélectrique. / The recent development of nanotechnologies is like a revival for the field of research on thermoelectricity. Over the past decade, several studies have underlined the fact that the thermoelectric figure of merit can be drastically enhanced in low dimensional semiconductor systems. In particular, silicon nanowires have been recently presented as good candidates for thermoelectric applications. Although bulk silicon is a poor thermoelectric material, by greatly reducing thermal conductivity without much affecting the electrical resistivity, Si nanowires show promise as high-performance thermoelectric materials. However, the experimental investigations on this topic do not abound in literature. Here, we propose experiments based on Scanning Thermal Microscopy which allows us to carry out thermal images of individual Si nanowires with a spatial resolution around 100 nm. Then, a model describing the SThM probe thermal behavior enables us to extract thermo-physical properties from the thermal images and finally to evaluate the thermal conductivity of the individually imaged Si nanowires. The technique proposed here is a promising one to perform statistical thermal conductivity measurements on a wide range of one-dimensional nano-objects with different compositions and geometries. Besides, we validate the feasibility of electrical conductivity measurements on individual Si nanowires, using Scanning Spreading Resistance Microscopy. Electrical conductivity is also a key parameter to determine the thermoelectric figure of merit.

Dans le procédé d'élaboration d'un transistor, la définition des motifs de grilles est une des étapes les plus dures à contrôler. Avec la miniaturisation des dispositifs, les spécifications définies pour la structuration des transistors se sont resserrées jusqu'à l'échelle du nanomètre. Ainsi, le Contrôle Dimensionnel(CD) et la rugosité de bord des lignes (LWR) sont devenus les paramètres les plus importantes à contrôler. Précédemment, pour atteindre les objectifs définis pour les précédentes technologies CMOS, des traitements post-lithographiques tels que les traitements plasma à base d’HBr ont été introduits pour améliorer la résistance des résines aux plasmas de gravure et minimiser la rugosité des motifs de résine avant leur transfert dans l’empilement de grille. Cependant, ces méthodes conventionnelles ne sont plus satisfaisantes pour atteindre les spécifications des nœuds avancés 14FDSOI, qui font intervenir des schémas complexes d’intégration de motifs. Dans ces travaux, les limitations des traitements plasma HBr pour réaliser des motifs de grille bidimensionnels comme définis par les règles de dessin ont été mises en évidence. . En effet, il s’avère que les traitements par plasma HBr sont responsables d'un déplacement local du motif de grille, qui entraine sur le produit final une perte de rendement. Des résultats préliminaires montrent que le retrait de cette étape de traitement améliore le phénomène de décalage des grilles, au détriment de la rugosité des motifs de résines. En effet, les résines non traités par plasma subissent d’importantes contraintes lors de l’ étape de gravure SiARC en plasma fluorocarbonnés, ce qui génère une nette augmentation de la rugosité de la résine qui se transfère par la suite dans les couches actives du dispositif. Dans cette thèse, j’ai étudié les mécanismes de dégradation des résines dans des plasmas fluorocarbonés. Cette compréhension a abouti au développement d’une nouvelle chimie de gravure plasma de la couche de SiARC qui limite la dégradation des résines. De plus, j’ai évalué comment le procédé complet de gravure de grille métallique peut être amélioré pour éliminer la rugosité et la déformation des motifs en travaillant sur chacune des étapes impliquées. Le but de cette étude est d’identifier les étapes de gravure ayant un rôle dans la rugosité finale de la grille. Mes travaux montrent que l'ajout des étapes de nitruration limite la dégradation du profil de grille et de la rugosité des flancs. Au contraire, la microstructure du film de TiN ainsi que les procédés de gravure de grille métal n'ont pas d'impact sur la rugosité finale du dispositif. Le transfert du motif de grille lors des étapes de gravure du masque dur reste toujours le principal contributeur de la rugosité finale de grille. / In a transistor manufacturing process, patterning is one of the hardest stages to control. Along with downscaling, the specifications for a transistor manufacturing have tightened up to the nanometer scale. Extreme metrology and process control are required and Critical Dimension Uniformity (CDU) and Line Width Roughness (LWR) have become two of the most important parameters to control.So far, to meet the requirements of the latest CMOS technologies, post-lithography treatments such as plasma cure treatments have been introduced to increase photo-resist stability and to improve LWR prior to pattern transfer. However, conventional post-lithography treatments are no more efficient to address the specifications of14nm gate patterning where more complicated designs are involved.In this work, we have studied limitations of cure pretreatments in 2D gate integrations. In fact, the HBr plasma post-lithography treatment was identified as being responsible of a local pattern shifting that result in a loss of the device’s electrical performance. Preliminary results show that, cure step removal helps to control pattern shifting but to the detriment of the LWR. Indeed, if no cure treatment is introduced in the gate patterning process flow, photoresist patterns undergo severe stress during the subsequent Si-ARC plasma etching in fluorocarbon based plasmas. In this work, the mechanisms that drive such resist degradation in fluorocarbon plasmas have been studied and improved SiARC etch process condition shave been proposed. Besides, we evaluate how the state-of-art gate etch process can be improved, by investigating the impact of each plasma etching step involved in the high-K metal gate patterning on both LWR and gate shifting. The goal of this study is to determine if the TiN metal gate roughness can be modified by changing the gate etch process conditions. Our research reveals that addition of N2 flash steps prevents from gate profile degradation and sidewall roughening. In revenge, the TiN microstructure as well as the HKMG etch process has no impact on the gate final roughness. The hard mask patterning process remains the main contributor for gate roughening.

Cette thèse porte sur l’amélioration de la résistance au flux laser de la surface descomposants optiques en silice en régime nanoseconde. Ce matériau est utilisé sur lesinstallations de laser de puissance telles que le Laser Mégajoule. Pour augmenter la durée de viedes composants optiques et garantir le fonctionnement nominal de cette installation,l’endommagement laser doit être maîtrisé. Il s’agit d’une dégradation irréversible de la surfacedes composants causée par l’interaction entre le faisceau laser et des défauts précurseurs. Cesderniers sont une conséquence de la synthèse de la silice puis du polissage des composants etleur présence peut être limitée par une action de traitement chimique réalisée à l’issue dupolissage qui consiste à éroder la surface de silice à l’aide d’une solution chimique. Cette érosionne doit cependant pas dégrader la qualité de la surface polie et ses propriétés optiques. Cettethèse se concentre sur la réalisation de cette étape de traitement chimique et se décompose entrois études. La première porte sur la caractérisation de la pollution induite en surface par lepolissage et sa suppression par le traitement chimique. La seconde et la troisième analysentl’impact des traitements chimiques respectivement sur les propriétés optiques de la surface etsur les rayures de polissage. Ces études nous permettent d’évaluer l’influence des différentsparamètres du traitement chimique, tels que la solution, le système de mise en oeuvre etl’épaisseur érodée, sur les performances apportées aux composants optiques. Finalement,l’ensemble de ces connaissances nous conduit à proposer un traitement chimique optimisé quiaméliore la tenue au flux des composants optiques sans dégrader leurs propriétés optiques. / In this thesis, laser-induced damage resistance improvement of fused silica opticsis investigated in the nanosecond regime. This material is used on high power laser facilitiessuch as the Laser Mégajoule. In order to improve the optics life time and to ensure the nominaloperation of this facility, laser induced damage has to be controlled. This phenomenon is anirreversible modification of the components surface because of the interaction between the laserbeam and precursors defects. These defects are a consequence of the synthesis of silica and thepolishing of the optics and their presence can be reduced by a wet etching. This process consistsin an erosion of the surface using a chemical solution however optical properties must remainunchanged. In this thesis, we focus on the wet etching process and we conduct three studies. Thefirst one is about the characterization of the polishing induced contamination and the capabilityof a wet etching to remove it from the surface. The second and the third analyzes are about theimpact of the wet etching respectively on the surface and on the scratches. These studies allowus to evaluate the influence of the wet etching parameters as the chemical solution, the systemused and the deep etched. Finally, the highlights obtained thanks to these studies enable tooptimize the wet etching process and improve the laser induced damage resistance ofcomponents without compromising their optical properties.

Ces travaux de thèse portent sur la fabrication de via traversants conducteurs, brique technologique indispensable pour l’intégration des composants microélectroniques en 3 dimensions. Pour ce faire, une voie « tout-électrochimique » a été explorée en raison de son faible coût de fabrication par rapport aux techniques par voie chimique sèche. Ainsi, la gravure de macropores ordonnés traversants a été réalisée par anodisation du silicium en présence d’acide fluorhydrique puis leur remplissage de cuivre par dépôt électrochimique. L’objectif est de faire du silicium macroporeux une alternative crédible à la gravure sèche (DRIE) pour la structuration du silicium.Les conditions de gravure de matrices de macropores ordonnés traversants ont été étudiées à la fois dans des substrats silicium de type n et p faiblement dopés. La composition de l’électrolyte ainsi que le motif des matrices ont été optimisés afin de garantir la gravure de via traversants de forte densité et à facteur de forme élevé. Une fois gravés, les via traversant ont été remplis de cuivre. En optimisant ces paramètres une résistance minimale égale à 32 mΩ/via (soit 1,06 fois la résistivité théorique du cuivre à 20°C) a été mesurée. / These thesis works deal with the achievement of Through Silicon Via (TSV) essential technological issue for microelectronic device 3D integration. For this purpose, we opted for a “full-electrochemical” way of TSV production because of lower fabrication costs as compared to dry etching and deposition techniques. Indeed, ordered through silicon macropores were carried out by silicon anodization in hydrofluoric acid-containing solution and then filled by copper electrochemical deposition. The main objective is to determine if the macroporous silicon arrays can be a viable alternative as Deep Reactive Ion Etching (DRIE).The etching parameters of through silicon macropore arrays were studied both in low-doped n- and p-type silicon. The electrolyte composition as well as the density of the initiation sites was optimized to enable the growth of high aspect ratio, high density through silicon ordered macropores. After silicon anodization, through via were filled with copper. By optimizing the copper deposition parameters (bath composition and applied potential), the resistance per via was measured equal to 32 mΩ (i.e. 1.06 times higher than the theoretical copper bulk resistivity).

Les transducteurs ultrasonores capacitifs micro-usinés (CMUT) représentent aujourd’hui une réelle alternative aux technologies piézoélectriques dans le domaine de l’imagerie échographique médicale. Au cours des années, les procédés de fabrication des transducteurs se sont enrichis en vue d’améliorer leurs performances. A contrario le choix du substrat, généralement en silicium, a été peu étudié. Il est cependant reconnu que le support contribue à la signature acoustique du dispositif ultrasonore. L’objectif de ces travaux de thèse a été d’intégrer une couche de silicium poreux afin d’absorber une partie des ondes élastiques qui se propagent dans le substrat et interfèrent avec le signal acoustique émis. Nous montrons alors qu’il été possible de réaliser une couche de silicium poreux en face arrière de composants, sur plaquettes 6 pouces, sans dégrader leurs performances. Finalement, par l’intermédiaire de caractérisations acoustiques et des signatures impulsionnelles des transducteurs, nous révélons le potentiel prometteur de ce matériaux pour la réalisation de milieu arrière atténuant dédié à la transduction ultrasonore. / Capacitive micromachined ultrasonic transducers (CMUT) have emerged as a potential alternative to traditional piezoelectric transducers for ultrasound imaging. Along the years, CMUT processes have been evolved to enhance the device performances. In the meantime, no particular attention was paid on the silicon substrate, even if it is well-known that it could contribute to the transducer efficiency. The aim of this PhD thesis was to use porous silicon as a backing material for ultrasonic transducers to absorb a piece of the acoustic wave propagating in the substrate and which induce crosstalks in the acoustic signal. We show that porous silicon layer can be obtained on the rear side of already processed wafers without any damage on the performances of capacitive micromachined ultrasonic transducers. Finally, by means of acoustic characterizations and the transducer electroacoustic responses, we reveal the potential interest of porous silicon as backing material for ultrasonic transducers.