Spelling suggestions: "subject:"fieldeffect transistor"" "subject:"fields:effect transistor""
161 |
Development of Carbon Nanotube-based Field-Effect Transistors for Analog High-Frequency ApplicationsHartmann, Martin 04 January 2023 (has links)
The carbon nanotube-based field effect transistor (CNTFET) possesses the potential to overcome limitations of state-of-the-art technologies such as silicon-based complementary metal-oxide-semiconductors. However, the carbon nanotube (CNT) technology is still at its infancy and technology development is still necessary to exploit the CNT properties such as high charge carrier mobility, high current carrying capability, one-dimensional charge transport and their versatile integrability.
Within this work significant progress has been achieved scientifically and technologically in the advance of high frequency (HF) CNTFETs for analog applications. According to simulations by others, a technology flow has been developed based on electron beam lithography for bottom gated HF CNTFETs which outperform state-of the art top gate architectures with respect to their parasitic capacitances.
Moreover, the impact of electrostatic doping on the CNTFETs has been investigated. In particular, the dynamics of water desorption from the CNTFETs and the related reduction of p-type doping was investigated and the different impact of the n-type dopant polyethylenimine onto the channel region and contact region could be separated for the first time. Furthermore, the impact of doped CNT bundles on the device performance has been studied. It could be shown in detail for the first time, that high off-state source-drain leakage currents can be due to bundled semiconducting CNTs and does not necessarily imply the presence of metallic CNTs. The within the framework of this thesis designed and realized HF CNTFETs are operating in the GHz range with cut-off frequencies up to 14 GHz and maximum frequencies of oscillation up to 6 GHz at a channel length of 280 nm. Moreover, the impact of the spacer between the source-/ drain- to the gate electrode on the HF properties of the CNTFETs has been investigated experimentally for the first time. Simulations by others have successfully confirmed that a symmetrical reduction of the source to gate electrode spacer results in an increased device speed. By asymmetrically reducing the source to gate electrode spacer and in parallel increasing the drain-to-gate electrode spacer the device speed can be further enhanced. Moreover, within this work it has been experimentally indicated for the first time that the device properties of HF CNTFETs can be tuned by different device geometries towards either highest linearity or speed.
|
162 |
Ferroelectric FETs With 20-nm-Thick HfO₂ Layer for Large Memory Window and High PerformanceMulaosmanovic, Halid, Breyer, Evelyn T., Mikolajick, Thomas, Slesazeck, Stefan 26 November 2021 (has links)
Hafnium oxide (HfO₂)-based ferroelectric field-effect transistor (FeFET) is an attractive device for nonvolatile memory. However, when compared to the well-established flash devices, the memory window (MW) of FeFETs reported so far is rather limited, which might be an obstacle to practical applications. In this article, we report on FeFETs fabricated in the 28-nm high-𝑘 metal gate (HKMG) bulk technology with 90 and 80 nm for the channel length and width, respectively, which show a large MW of nearly 3 V. This is achieved by adopting 20-nm-thick HfO₂ films in the gate stack instead of the usually employed 10-nm-thick films. We show that such a thickness increase leads to only a moderate increase of the switching voltages, and to a significantly improved resilience of the memory characteristics upon the parasitic charge trapping. The devices display a good retention at high temperatures and endure more than 10⁵ bipolar cycles, thus supporting this technology for a future generation of FeFET memories.
|
163 |
Определение креатинина с использованием комплексов меди (II) в качестве электрохимических катализаторов и модификаторов расширенного затвора полевого транзистора : магистерская диссертация / Determination of creatinine using copper (II) complexes as electrochemical catalysts and extended-gate field-effect transistorЧеботарева, Д. В., Chebotareva, D. V. January 2023 (has links)
Настоящая работа состоит из 5 глав и посвящена бесферментному электрокаталитическому определению креатинина в слабокислой среде с использованием различных катализаторов, которые представляют из себя комплексы меди с новыми производными 2,2’-бипиридина. В работе приведены аналитические характеристики исследования всех пяти комплексов, трёх выбранных модификаторов и обоснования выбора наилучших веществ для модифицирования стеклоуглеродного электрода в определении концентрации креатинина. Проведено сравнение аналитических характеристик, полученных от метода циклической вольтамперометрии и метода с использованием полевого транзистора с расширенным затвором, и выбран предпочтительный метод анализа. / This work consists of 5 chapters and is devoted to the non-enzymatic electrocatalytic determination of creatinine in a weakly acidic medium using different catalysts, which are copper complexes with new 2,2'-bipyridine derivatives. Analytical characteristics of all five complexes, three selected modifiers and substantiation of the choice of the best substances for modifying the glass carbon electrode in determining creatinine concentration are given in the work. Comparison of the analytical characteristics obtained from the cyclic voltammetry method and the method using a field-effect transistor with an extended gate was carried out and the preferred method of analysis was selected.
|
164 |
On Reliability of SiC Power Devices in Power ElectronicsSadik, Diane-Perle January 2017 (has links)
Silicon Carbide (SiC) is a wide-bandgap (WBG) semiconductor materialwhich has several advantages such as higher maximum electric field, lowerON-state resistance, higher switching speeds, and higher maximum allowablejunction operation temperature compared to Silicon (Si). In the 1.2 kV - 1.7kV voltage range, power devices in SiC are foreseen to replace Si Insulatedgatebipolar transistors (IGBTs) for applications targeting high efficiency,high operation temperatures and/or volume reductions. In particular, theSiC Metal-oxide semiconductor field-effect transistor (MOSFET) – which isvoltage controlled and normally-OFF – is the device of choice due to the easeof its implementation in designs using Si IGBTs.In this work the reliability of SiC devices, in particular that of the SiCMOSFET, has been investigated. First, the possibility of paralleling two discreteSiC MOSFETs is investigated and validated through static and dynamictests. Parallel-connection was found to be unproblematic. Secondly, drifts ofthe threshold voltage and forward voltage of the body diode of the SiC MOSFETare investigated through long-term tests. Also these reliability aspectswere found to be unproblematic. Thirdly, the impact of the package on thechip reliability is discussed through a modeling of the parasitic inductancesof a standard module and the impact of those inductances on the gate oxide.The model shows imbalances in stray inductances and parasitic elementsthat are problematic for high-speed switching. A long-term test on the impactof humidity on junction terminations of SiC MOSFETs dies and SiCSchottky dies encapsulated in the same standard package reveals early degradationfor some modules situated outdoors. Then, the short-circuit behaviorof three different types (bipolar junction transistor, junction field-effect transistor,and MOSFET) of 1.2 kV SiC switching devices is investigated throughexperiments and simulations. The necessity to turn OFF the device quicklyduring a fault is supported with a detailed electro-thermal analysis for eachdevice. Design guidelines towards a rugged and fast short-circuit protectionare derived. For each device, a short-circuit protection driver was designed,built and validated experimentally. The possibility of designing diode-lessconverters with SiC MOSFETs is investigated with focus on surge currenttests through the body diode. The discovered fault mechanism is the triggeringof the npn parasitic bipolar transistor. Finally, a life-cycle cost analysis(LCCA) has been performed revealing that the introduction of SiC MOSFETsin already existing IGBT designs is economically interesting. In fact,the initial investment is saved later on due to a higher efficiency. Moreover,the reliability is improved, which is beneficial from a risk-management pointof-view. The total investment over 20 years is approximately 30 % lower fora converter with SiC MOSFETs although the initial converter cost is 30 %higher. / Kiselkarbid (SiC) är ett bredbandgapsmaterial (WBG) som har flera fördelar,såsom högre maximal elektrisk fältstyrka, lägre ON-state resitans, högreswitch-hastighet och högre maximalt tillåten arbetstemperatur jämförtmed kisel (Si). I spänningsområdet 1,2-1,7 kV förutses att effekthalvledarkomponenteri SiC kommer att ersätta Si Insulated-gate bipolar transistorer(IGBT:er) i tillämpningar där hög verkningsgrad, hög arbetstemperatur ellervolymreduktioner eftersträvas. Förstahandsvalet är en SiC Metal-oxidesemiconductor field-effect transistor (MOSFET) som är spänningsstyrd ochnormally-OFF, egenskaper som möjliggör enkel implementering i konstruktionersom använder Si IGBTer.I detta arbete undersöks tillförlitligheten av SiC komponenter, specielltSiC MOSFET:en. Först undersöks möjligheten att parallellkoppla tvådiskretaSiC MOSFET:ar genom statiska och dynamiska prov. Parallellkopplingbefanns vara oproblematisk. Sedan undersöks drift av tröskelspänning ochbody-diodens framspänning genom långtidsprov. Ocksådessa tillförlitlighetsaspekterbefanns vara oproblematiska. Därefter undersöks kapslingens inverkanpåchip:et genom modellering av parasitiska induktanser hos en standardmoduloch inverkan av dessa induktanser pågate-oxiden. Modellen påvisaren obalans mellan de parasitiska induktanserna, något som kan varaproblematiskt för snabb switchning. Ett långtidstest av inverkan från fuktpåkant-termineringar för SiC-MOSFET:ar och SiC-Schottky-dioder i sammastandardmodul avslöjar tidiga tecken pådegradering för vissa moduler somvarit utomhus. Därefter undersöks kortslutningsbeteende för tre typer (bipolärtransistor,junction-field-effect transistor och MOSFET) av 1.2 kV effekthalvledarswitchargenom experiment och simuleringar. Behovet att stänga avkomponenten snabbt stöds av detaljerade elektrotermiska simuleringar för allatre komponenter. Konstruktionsriktlinjer för ett robust och snabbt kortslutningsskyddtas fram. För var och en av komponenterna byggs en drivkrets medkortslutningsskydd som valideras experimentellt. Möjligheten att konstrueradiodlösa omvandlare med SiC MOSFET:ar undersöks med fokus påstötströmmargenom body-dioden. Den upptäckta felmekanismen är ett oönskat tillslagav den parasitiska npn-transistorn. Slutligen utförs en livscykelanalys(LCCA) som avslöjar att introduktionen av SiC MOSFET:ar i existerandeIGBT-konstruktioner är ekonomiskt intressant. Den initiala investeringensparas in senare pågrund av en högre verkningsgrad. Dessutom förbättrastillförlitligheten, vilket är fördelaktigt ur ett riskhanteringsperspektiv. Dentotala investeringen över 20 år är ungefär 30 % lägre för en omvandlare medSiC MOSFET:ar även om initialkostnaden är 30 % högre. / <p>QC 20170524</p>
|
165 |
Conception d'un circuit intégré en SiC appliqué aux convertisseur de moyenne puissance / Design of an integrated circuit in SiC applied to medium power converterMogniotte, Jean-François 07 January 2014 (has links)
L’émergence d’interrupteurs de puissance en SiC permet d’envisager des convertisseurs de puissance capables de fonctionner au sein des environnements sévères tels que la haute tension (> 10 kV ) et la haute température (> 300 °C). Aucune solution de commande spécifique à ces environnements n’existe pour le moment. Le développement de fonctions élémentaires en SiC (comparateur, oscillateur) est une étape préliminaire à la réalisation d’un premier démonstrateur. Plusieurs laboratoires ont développé des fonctions basées sur des transistors bipolaires, MOSFETs ou JFETs. Cependant les recherches ont principalement portées sur la conception de fonctions logiques et non sur l’intégration de drivers de puissance. Le laboratoire AMPERE (INSA de Lyon) et le Centre National de Microélectronique de Barcelone (Espagne) ont conçu un MESFET latéral double grille en SiC. Ce composant élémentaire sera à la base des différentes fonctions intégrées envisagées. L’objectif de ces recherches est la réalisation d’un convertisseur élévateur de tension "boost" monolithique et de sa commande en SiC. La démarche scientifique a consisté à définir dans un premier temps un modèle de simulation SPICE du MESFET SiC à partir de caractérisations électriques statique et dynamique. En se basant sur ce modèle, des circuits analogiques tels que des amplificateurs, oscillateurs, paires différentielles, trigger de Schmitt ont été conçus pour élaborer le circuit de commande (driver). La conception de ces fonctions s’avère complexe puisqu’il n’existe pas de MESFETs de type P et une polarisation négative de -15 V est nécessaire au blocage des MESFETs SiC. Une structure constituée d’un pont redresseur, d’un boost régulé avec sa commande basée sur ces différentes fonctions a été réalisée et simulée sous SPICE. L’ensemble de cette structure a été fabriqué au CNM de Barcelone sur un même substrat SiC semi-isolant. L’intégration des éléments passifs n’a pas été envisagée de façon monolithique (mais pourrait être considérée pour les inductances et capacités dans la mesure où les valeurs des composants intégrés sont compatibles avec les processus de réalisation). Le convertisseur a été dimensionné pour délivrer une de puissance de 2.2 W pour une surface de 0.27 cm2, soit 8.14 W/cm2. Les caractérisations électriques des différents composants latéraux (résistances, diodes, transistors) valident la conception, le dimensionnement et le procédé de fabrication de ces structures élémentaires, mais aussi de la majorité des fonctions analogiques. Les résultats obtenus permettent d’envisager la réalisation d’un driver monolithique de composants Grand Gap. La perspective des travaux porte désormais sur la réalisation complète du démonstrateur et sur l’étude de son comportement en environnement sévère notamment en haute température (> 300 °C). Des analyses des mécanismes de dégradation et de fiabilité des convertisseurs intégrés devront alors être envisagées. / The new SiC power switches is able to consider power converters, which could operate in harsh environments as in High Voltage (> 10kV) and High Temperature (> 300 °C). Currently, they are no specific solutions for controlling these devices in harsh environments. The development of elementary functions in SiC is a preliminary step toward the realization of a first demonstrator for these fields of applications. AMPERE laboratory (France) and the National Center of Microelectronic of Barcelona (Spain) have elaborated an elementary electrical compound, which is a lateral dual gate MESFET in Silicon Carbide (SiC). The purpose of this research is to conceive a monolithic power converter and its driver in SiC. The scientific approach has consisted of defining in a first time a SPICE model of the elementary MESFET from electric characterizations (fitting). Analog functions as : comparator, ring oscillator, Schmitt’s trigger . . . have been designed thanks to this SPICE’s model. A device based on a bridge rectifier, a regulated "boost" and its driver has been established and simulated with the SPICE Simulator. The converter has been sized for supplying 2.2 W for an area of 0.27 cm2. This device has been fabricated at CNM of Barcelona on semi-insulating SiC substrate. The electrical characterizations of the lateral compounds (resistors, diodes, MESFETs) checked the design, the "sizing" and the manufacturing process of these elementary devices and analog functions. The experimental results is able to considerer a monolithic driver in Wide Band Gap. The prospects of this research is now to realize a fully integrated power converter in SiC and study its behavior in harsh environments (especially in high temperature > 300 °C). Analysis of degradation mechanisms and reliability of the power converters would be so considerer in the future.
|
166 |
In situ Raman-Spektroskopie an Metallphthalocyaninen: Von ultradünnen Schichten zum organischen FeldeffekttransistorLudemann, Michael 06 July 2016 (has links) (PDF)
Im ersten Teil der Arbeit werden Signalverstärkungsmechanismen für Raman-Spektroskopie erschlossen und evaluiert. Die als geeignet bewerteten Methoden finden im zweiten Teil ihre Anwendung zur Untersuchung der vibronischen Eigenschaften von dünnen Manganphthalocyaninschichten, die anschließend mit Kalium interkaliert werden. Hierbei sind verschiedene Phasen identifizierbar, die ein ganzzahliges Verhältnis von Kaliumatomen zu Manganphthalocyaninmolekülen besitzen. Im dritten Teil werden die elektrischen Eigenschaften durch die Verwendung dieses Materialsystems als aktives Medium eines Feldeffekttransistors untersucht.
|
167 |
Reaktive Molekularstrahlepitaxie und Charakterisierung von GaN/(Al,Ga)N-Heterostrukturen auf SiC(0001)Thamm, Andreas 17 September 2001 (has links)
Thema dieser Arbeit ist die Synthese von hexagonalen GaN/(Al,Ga)N-Heterostrukturen mittels reaktiver Molekularstrahlepitaxie (MBE) auf SiC(0001)-Substraten. Der Einfluß der Wachstumsbedingungen auf die strukturellen, morphologischen, optischen und elektrischen Eigenschaften der Proben wird untersucht. Die reaktive MBE von Gruppe-III-Nitriden nutzt die katalytische Dekomposition von NH3 als Stickstoff-Precursor. Im Vergleich zur plasma-unterstützten MBE und metall-organischen Gasphasenepitaxie (MOCVD) ist dieses Abscheideverfahren eine noch wenig etablierte Methode, um kristalline (Al,Ga)N-basierende Heterostrukturen herzustellen. Es wird eine Einführung in das Verfahren und die Oberflächenchemie der reaktiven MBE gegeben. Die Synthese von (Al,Ga)N-Pufferschichten auf SiC(0001) wird diskutiert. Eine Prozedur zur Präparation der SiC-Substrate wird vorgestellt. Eine Methode zur in situ-Kontrolle der Wachstumsparameter wird erarbeitet, die auf der Beugung von hochenergetischen Elektronen (RHEED) beruht und ein reproduzierbares (Al,Ga)N-Wachstum ermöglicht. Die Pufferschichten haben atomar glatte Oberflächen, die sich für eine weitere Abscheidung von GaN/(Al,Ga)N-Heterostrukturen eignen. Es werden die strukturellen und optischen Eigenschaften solcher Strukturen studiert und mit Proben verglichen, die mittels plasma-unterstützter MBE und MOCVD hergestellt werden. Im Vergleich zu den übrigen III-V-Halbleitern zeichnen sich die hexagonalen Nitride besonders durch die Größe ihrer elektrischen Polarisationsfelder aus. GaN/(Al,Ga)N-Multiquantenwell-Strukturen (MQWs) mit unterschiedlichen Well-Dicken werden auf GaN- und (Al,Ga)N-Pufferschichten gewachsen. Es werden die Auswirkungen der spontanen Polarisation und Piezopolarisation auf die optischen Eigenschaften der MQWs studiert. Im speziellen wird - experimentell und theoretisch - gezeigt, daß die polarisationsbedingten elektrischen Felder in GaN/(Al,Ga)N-MQWs nicht durch hohe Dichten von freien Ladungsträgern abgeschirmt werden können. Ferner wird der Einfluß der GaN/(Al,Ga)N-Grenzflächenmorphologie auf die optischen Eigenschaften studiert. Das Wachstum von (Al,Ga)N/GaN-Heterostruktur-Feldeffekt-Transistoren (HFETs) auf semiisolierenden (Al,Ga)N-Puffern wird untersucht. Diese Heterostrukturen zeichnen sich durch eine geringe Dichte an Fadenversetzungen (1-2 x 108 cm-2) und durch das Fehlen jeglicher Parallelleitfähigkeit aus. Für diese Strukturen, die Beweglichkeiten von bis zu 750 cm2/Vs bei Raumtemperatur zeigen, werden Simulationen der temperaturabhängigen Beweglichkeiten unter Beachtung aller wichtigen Streumechanismen durchgeführt. In Übereinstimmung mit der Sekundärionenspektrometrie an diesen Proben wird belegt, daß die Transistoreigenschaften dominant durch tiefe Störstellen - sehr wahrscheinlich As - begrenzt werden. Es wird die Synthese von spannungskompensierten GaN/(Al,Ga)N-Bragg-Reflektoren mit Reflektivitäten von über 90% im blauen Spektralbereich vorgestellt. Die experimentelle Realisierung basiert auf der exakten Bestimmung der individuellen Schichtdicken durch die Simulation der gemessenen Röntgenbeugungsprofile und Reflektivitätsspektren. Die mittels Laserstreuung abgeschätzten Reflektivitätsverluste können durch NH3-reiche Synthesebedingungen reduziert werden. / In this thesis, we investigate the synthesis of wurtzite (Al,Ga)N heterostructures on SiC(0001) by reactive molecular beam epitaxy (MBE). We examine the impact of growth conditions on the structural, morphological, optical and electrical properties of the films. MBE of group-III nitrides is almost entirely based on the use of an N2 plasma discharge for providing reactive N. However, an alternative and attractive candidate for producing N radicals is NH3, which decomposes on the growth front by a catalytic reaction even at comparatively low temperatures. The basic growth technique and surface chemistry of reactive MBE is introduced. The deposition of (Al,Ga)N buffer layers on SiC(0001) substrates is discussed. An ex-situ cleaning procedure for the SiC substrates is presented. An in-situ method for the reproducible growth of these buffers layers is developed based on reflection high-energy electron diffraction (RHEED). The layers have atomically smooth surfaces well suited for the growth of GaN/(Al,Ga)N heterostructures. The structural and optical properties of these buffers are compared to such layers grown by plasma-assisted MBE and metal organic vapor phase deposition (MOCVD), respectively. Compared to other III-V semiconductors hexagonal nitrides exhibit huge electrical polarization fields. GaN/(Al,Ga)N multiple quantum wells (MQWs) with different well thicknesses are deposited on GaN and (Al,Ga)N buffer layers, respectively. It is demonstrated that the electric field in the quantum wells (QWs) leads to a quantum-confined Stark shift of the QW emission, which thus can fall well below the bulk GaN band-gap energy. In the opposite, it is proved that the strain state of the QWs alone has little impact on the electric fields in MQWs. The optical properties of these heterostructures are studied by stationary and time-resolved photoluminescence and compared with the results of self-consistent Schrödinger-Poisson calculations. It is shown that the recombination dynamics in heavily doped MQWs (7 x 1018 cm-3) is still controlled by residual fields, contrary to the common assumption that flat-band conditions are achieved at this doping level. Furthermore, the influence of the interface roughness on the QW emission widths is analyzed. The growth of (Al,Ga)N/GaN heterostructure field effect transistors (HFETs) on semi-insulating (Al,Ga)N buffers is studied. Temperature dependent Hall measurements show a mobility of up to 750 cm2/Vs and 1400 cm2/Vs at 300 K and 77 K, respectively. Transmission electron microscopy reveals the (Al,Ga)N/GaN interface to be abrupt and the dislocation density to be too low to limit the HFET mobility. However, secondary ion mass spectroscopy detects a significant concentration of As in the channel region. Indeed, an excellent fit to the temperature dependence of the mobility is obtained by including scattering with As. The synthesis and analysis of highly reflective and conductive GaN/(Al,Ga)N Bragg reflectors is examined. The realization of these Bragg mirrors is based on the exact determination of the structural parameters by simulating x-ray diffraction profiles and corresponding reflectivity spectra. To prevent cracking from these thick stacks, a concept of strain-balanced multilayer structure is employed. It is demonstrated that the difference between the theoretical and the measured maximum reflectivity can be minimized by growing the Bragg mirrors under NH3 stable growth conditions.
|
168 |
Contribution à la conception de driver en technologie CMOS SOI pour la commande de transistors JFET SiC pour un environnement de haute température / High temperature CMOS SOI driver for JFET SiC transistorsFalahi, Khalil El 25 July 2012 (has links)
Dans le domaine aéronautique, les systèmes électriques remplacement progressivement les systèmes de contrôle mécaniques ou hydrauliques. Les bénéfices immédiats sont la réduction de la masse embarquée et des performances accrues à condition que l’électronique supporte l’absence de système de refroidissement. Si la haute température de fonctionnement n’empêche pas d’atteindre une fiabilité suffisante, il y aura réduction des coûts opérationnels. Des étapes clefs ont été franchies en introduisant des systèmes à commande électriques dans les aéronefs en lieu et place de systèmes conventionnels : freins électriques, inverseur de poussée, vérins électriques de commandes de vol… Toutes ces avancées se sont accélérées ces dernières années grâce entre autre à l’utilisation de nouveaux matériaux semiconducteurs, dit à grand gap (SiC, GaN…), opérant à haute température et palliant ainsi une faiblesse des dispositifs classiques en silicium (Si). Des composants de puissance haute température, diode Schottky ou transistor JFET SiC, sont ainsi disponibles commercialement et peuvent supporter des ambiantes de plus de 220°C. Des modules de puissances (onduleur) à base de transistor JFET SiC ont été réalisés et validés à haute température. Finalement la partie « commande » de ces modules de puissance reste à concevoir pour les environnements sévères pour permettre leur introduction dans le module de puissance. C’est dans ce contexte de faiblesse concernant l’étage de commande rapprochée qu’a été construit le projet FNRAE COTECH, et où s’inscrivent les travaux de cette thèse, Dans un premier temps, un état de l’art sur les drivers et leurs technologies nous a permis de souligner le lien complexe entre électronique et température ainsi que le potentiel de la technologie CMOS sur Silicium sur Isolant (SOI) pour des applications hautes températures. La caractérisation en température de drivers SOI disponibles dans le commerce nous a fourni des données d’entrée sur le comportement de tels dispositifs. Ces caractérisations sont essentielles pour visualiser et interpréter l’effet de la température sur les caractéristiques du dispositif. Ces mesures mettent aussi en avant les limites pratiques des technologies employées. La partie principale de cette thèse concerne la conception et la caractérisation de blocs ou IPs pour le cœur d’un driver haute température de JFET SiC. Elle est articulée autour de deux runs SOI (TFSmart1). Les blocs développés incluent entre autres des étages de sortie et leurs buffers associés et des fonctions de protection. Les drivers ainsi constitués ont été testés sur un intervalle de température allant de -50°C à plus de 250°C sans défaillance constatée. Une fonction originale de protection des JFETs contre les courts-circuits a été démontrée. Cette fonction permet de surmonter la principale limitation de ces transistors normalement passant (Normaly-ON). Finalement, un module de bras d’onduleur a été conçu pour tester ces driver in-situ. / In aeronautics, electrical systems progressively replace mechanical and hydraulic control systems. If the electronics can stand the absence of cooling, the immediate advantages will be the reduction of mass, increased performances, admissible reliability and thus reduction of costs. In aircraft, some important steps have already been performed successfully when substituting standard systems by electrical control system such as electrical brakes, thrust reverser, electrical actuators for flight control… Large band gap semiconductors (SiC, GaN…) have eased the operation in high temperature over the last decade and let overcome a weakness of conventional silicon systems (Si). High temperature power components such as Schottky diodes or JFET transistors, are already commercially available for a use up to 220°C, limited by package. Moreover inverters based on SiC JFET transistors have been realized and characterized at high temperature. Finally the control part of these power systems needs to be designed for harsh environment. It is in this context of lack of integrated control part that the FNRAE COTECH project and my doctoral research have been built. Based on a state of the art about drivers, the complex link between electronic and temperature and the potentialities of CMOS Silicon-On-Insulator technology (SOI) for high temperature applications have been underlined. The characterization of commercial SOI drivers gives essential data on these systems and their behavior at high temperature. These measurements also highlight the practical limitations of SOI technologies. The main part of this manuscript concerns the design and characterization of functions or IPs for high temperature JFET SiC driver. Two SOI runs in TFSmart1 have been realized. The developed functions include the driver output stage, associated buffers and protection functions. The drivers have been tested from -50°C up to 250°C without failure under short time-range. Moreover, an original protection function has been demonstrated against the short-circuit of an inverter leg. This function allows overcoming the main limitation of the normally on JFET transistor. Finally, an inverter module has been built for in-situ test of these new drivers.
|
169 |
Technologie d’intégration monolithique des JFET latéraux / Technology of monolithic integration of Side JFETLaariedh, Farah 13 May 2013 (has links)
Le carbure de silicium (SiC) est un semi-conducteur à large bande d’énergie interdite, remarquable par ses propriétés physiques situées à mi-chemin entre le silicium et le diamant. Ceci suscite actuellement un fort intérêt industriel pour son utilisation dans la fabrication de composants susceptibles de fonctionner dans des conditions extrêmes : forte puissance et haute température. Les travaux de thèse se sont focalisés sur la levée de verrous technologiques pour réaliser des composants latéraux de type JFET (Junction Field Effect Transistor) et les intégrer monolithiquement dans des substrats SiC-4H. L’objectif est de réaliser un bras d’onduleur intégré en SiC avec deux étages commande et puissance. Dans un premier temps, nous avons entamé cette thèse par une caractérisation de deux lots de composants JFET latéraux à canaux N et P réalisés dans le cadre de deux projets ANR précédents cette thèse. De cette étude nous avons extrait plusieurs points positifs, comme celui qui concerne la tenue en tension des JFET de puissance et l’intégration monolithique des JFET basse tension. Mais, nous avons aussi mis en évidence, la nécessité d’optimiser la structure de composants et d’améliorer certaines étapes technologiques, principalement, la définition des canaux par implantation ionique, le contact ohmique et la gravure profonde. Des études approfondies pour réaliser le contact ohmique sur SiC type P et des procédés pour réaliser une gravure profonde dans le SiC ont été développés. Ces études ont permis d’obtenir une faible résistance de contact comparable à l’état de l’art mondial, d’avoir des calibres en courant plus élevés et par conséquent une meilleure modulation. Pour la gravure, un masque dur à base de silicium et nickel (NiSi), nous a permis de mettre en place un procédé original qui permet des gravures profondes du SiC et réaliser les structures intégrés des JFET. L’ensemble de ces améliorations technologiques nous a permis d’obtenir des nouveaux lots de composants JFET P et N intégrés sur la même puce, avec des meilleures performances par rapport aux précédentes réalisations, notamment avec une conduction dans les canaux 10 à 100 fois plus importante. Nous avons également obtenu une modulation du courant Ids en fonction de la tension Vgs sur un nombre très important de JFET en augmentant significativement le rendement par rapport aux lots précédents. / Silicon carbide (SiC) a semiconductor is as wide band gap, notable for its physical properties located between silicon and diamond. The inherent properties of silicon carbide (SiC) high thermal conductivity, and high breakdown voltage make it a very promising material for high power, high temperature and high-frequency device applications. The thesis focused on the removal of technological barriers to achieve lateral components JFET (Junction Field Effect Transistor) and monolithically integrated in SiC-4H substrates. The objective is to realize an arm of inverter integrated there SIC with two floors command and power. Initially, we started this thesis by a characterization of two lots of components JFET with channels N and P realized during two previous ANR this thesis. In this study, we extracted several positive points, such, the breakdown voltage of the JFET power and monolithic integration of low voltage JFET. But we have also highlighted the need to optimize the structure of components and improve some technological steps, mainly the definition channels by ion implantation, the ohmic contact and deep etching. Extensive to achieve ohmic contact on SiC P type and methods for performing deep etching in SiC studies have been developed. These studies have resulted in a low resistance comparable to the state of the art world contact, having sizes in higher current and therefore a better modulation. For etching, a hard mask to silicon and nickel (NiSi) has enabled us to develop a novel method that allows deep etching of SiC JFETs achieve integrated structures. All these technological improvements allowed us to get new batches of P and N JFET integrated on the same chip components with better performance compared to previous achievements, especially with conduction channels 10 to 100 times important. We also got a modulation current Ids as a function of the voltage Vgs on a large number of JFET significantly increasing the performance compared to previous batches.
|
170 |
Two dimensional materials, nanoparticles and their heterostructures for nanoelectronics and spintronics / Matériaux bidimensionnels, nanoparticules et leurs hétérostructures pour la nanoélectronique et l’électronique de spinMouafo Notemgnou, Louis Donald 04 March 2019 (has links)
Cette thèse porte sur l’étude du transport de charge et de spin dans les nanostructures 0D, 2D et les hétérostructures 2D-0D de Van der Waals (h-VdW). Les nanocristaux pérovskite de La0.67Sr0.33MnO3 ont révélé des magnétorésistances (MR) exceptionnelles à basse température résultant de l’aimantation de leur coquille indépendamment du coeur ferromagnétique. Les transistors à effet de champ à base de MoSe2 ont permis d’élucider les mécanismes d’injection de charge à l’interface metal/semiconducteur 2D. Une méthode de fabrication des h-VdW adaptés à l’électronique à un électron est rapportée et basée sur la croissance d’amas d’Al auto-organisés à la surface du graphene et du MoS2. La transparence des matériaux 2D au champ électrique permet de moduler efficacement l’état électrique des amas par la tension de grille arrière donnant lieu aux fonctionnalités de logique à un électron. Les dispositifs à base de graphene présentent des MR attribuées aux effets magnéto-Coulomb anisotropiques. / This thesis investigates the charge and spin transport processes in 0D, 2D nanostructures and 2D-0D Van der Waals heterostructures (VdWh). The La0.67Sr0.33MnO3 perovskite nanocrystals reveal exceptional magnetoresistances (MR) at low temperature driven by their paramagnetic shell magnetization independently of their ferromagnetic core. A detailed study of MoSe2 field effect transistors enables to elucidate a complete map of the charge injection mechanisms at the metal/MoSe2 interface. An alternative approach is reported for fabricating 2D-0D VdWh suitable for single electron electronics involving the growth of self-assembled Al nanoclusters over the graphene and MoS2 surfaces. The transparency the 2D materials to the vertical electric field enables efficient modulation of the electric state of the supported Al clusters resulting to single electron logic functionalities. The devices consisting of graphene exhibit MR attributed to the magneto-Coulomb effect.
|
Page generated in 0.0839 seconds