Orientador: Sergio Santos Muhlen / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-25T19:27:38Z (GMT). No. of bitstreams: 1 Ushizima_MauroRoberto_M.pdf: 6361548 bytes, checksum: 7b57168abfb3fc88689c71d908e160c1 (MD5) Previous issue date: 1995 / Resumo: Este trabalho descreve a construção de um protótipo de aparelho para medir a saturação de oxigênio (802) nas linhas de perfusão arterial e venosa em procedimentos cirúrgicos com circulação extracorpórea (CEC). O protótipo desenvolvido é composto por dois sensores ópticos, um para a linha arterial e outro para a linha venosa, e um módulo de processamento. Cada sensor contém dois LEDs com pico de emissão nos comprimentos de onda de 660 nm e 850 nm e também um fotodiodo que opera medindo a transmissão de luz através de uma camada de sangue. O acoplamento entre o sangue e o sensor óptico é obtido através de uma cubeta especialmente desenvolvida para esta aplicação. A intensidade luminosa transmitida pela camada de sangue é detectada pelo fotodiodo e convertida da forma analógica para a forma digital sendo então processada para o cálculo da 802. O resultado é apresentado no painel frontal do protótipo em visar de cristal líquido. A partir do teclado, também posicionado no painel frontal, é permitido ao usuário ajustar o nível arterial e venoso da 802 abaixo do qual um alarme é ativado indicando medida inferior a estes níveis preestabelecidos. Os resultados obtidos com o protótipo nos testes in vitro mostraram boa correlação (r2=0,97,n=85) com os valores de saturação de oxigênio determinados por aparelho comercial com a concentração de hemoglobina variando entre 8 e 12 g/dl. O erro encontrado na medida da saturação de oxigênio foi inferior a 2% na faixa de 802 entre 80 e 100%, e inferior a 3% de 50 a 80%. Testes in vitro demonstraram que o uso da cubeta na linha de CEC não causa hemólise. O protótipo foi testado em um cão durante o procedimento cirúrgico com CEC. Neste experimento, o índice de correlação entre os resultados fornecidos por aparelho de gasometria comercial e o cálculo da saturação de oxigênio na linha arterial foi de r2=0,93 (n=9) e na linha venosa foi de r=0,88 (n=10). Estes resultados encorajaram a utilização do protótipo em sala de cirurgia com CEC. A inserção das cubetas nas linhas de circulação sangüínea não causou alterações dos procedimentos normais da rotina de uma operação com CEC / Abstract: This work describes a prototype for assessment of the oxygen saturation (OS) in flowing whole blood through the arterial and venous tubing utilized in extracorporeal circulation (ECC) equipment during cardiopulmonary bypass surgical procedures. The prototype utilizes an optical transducer with two LED (peak emission in 660 nm and 850 nm) and a photodiode operating in transmittance mode. A special cuvette was developed allowing easy attachment of the transducer to the tubing without causing haemolysis. The analog signal from light transmitted through blood is detected by the photodiode and converted to digital form to be read by a microcontroller chip for further processing. The result is shown on the prototype front paneI on a LCD. A keyboard also placed on the front panel allow users to adjust arterial and venous levei of OS below which an audible alarm is activated warning a low OS leveI. In vitro tests have shown high correlation between the readings provided by the prototype and a commercial blood gas analyzer. Correlation index of 0.99 was found for constant hemoglobin concentration. Correlation index of 0.97 was found for hemoglobin concentration varying from 8 to 12 g/dl and oxygen saturation from 50 to 100%. OS measurement was not affected by temperature and flow rate. In these tests, the standard error of the measurement was smaller than 2% for OS varying from 80 to 100% and smaller than 3% for OS varying from 50 to 80%. An in vivo experiment was performed in which a dog was maintained in ECC for two hours. In this experiment a correlation index of 0.93 was obtained for arterial OS and 0.88 for venous OS. The prototype was used in operating room encouraged by results obtained during in vitro te$ts. The prototype sensors and cuvettes were used attached to ECC tubing without changing the normal routine of the surgical procedure. Obtained results open the possibility of the application of the described methods in continuous and real time measurements of OS / Mestrado / Engenharia Biomedica / Mestre em Engenharia Elétrica

Orientador : Paulo Cesar Centoducatte / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-04T01:41:31Z (GMT). No. of bitstreams: 1 Renon_FelipeJoffreRomano_M.pdf: 5459463 bytes, checksum: a8a3d684c4df661c894269952c6c26a6 (MD5) Previous issue date: 2004 / Resumo: O desempenho de sistemas computacionais tem sido um requisito recorrente para um grande número de aplicações. Porém, nem sempre as soluções tradicionais para se melhorar o desempenho como por exemplo: o aumento na freqüência de operação dos processadores, a utilização de processamento paralelo etc, podem ser viáveis técnica ou economicamente, principalmente em se tratando de um sistema dedicado. Uma alternativa para a melhoria de desempenho em tais sistemas é a identificação dos trechos da aplicação que são executados de forma pouco eficientes por software e implementá-los diretamente em hardware. Os candidatos naturais para esta abordagem são os laços interiores, que normalmente são pequenos e responsáveis por grande parte do tempo de execução e, que quando implementados em hardware, não fazem uso de uma grande área de silício. Neste trabalho propomos um co-processador reconfigurável, mapeado em memória, denominado Co-processador Reconfigurável Dinamicamente (CRD), capaz de executar trechos de códigos pouco eficientes em software, tais como laços internos (kernels), diretamente em hardware. Com o intuito de reduzir a área ocupada pelo co-processador, diminuindo desta forma o custo do sistema, o CRD é dotado de uma unidade de reprogramação, que permite reutilizar os recursos disponíveis para implementar diferentes trechos de programa em hardware em uma mesma instância de execução. Os trechos de programas escolhidos para serem executados diretamente em hardware (no CRD) são aqueles responsáveis pela maior parte do tempo de execução do programa como um todo. O uso desta técnica mostrou um ganho total, no tempo de execução dos programas do benchmark DSPStone de até 20 vezes / Abstract: Performance has beem a current requirement for a great number of applications. However, in some cases, the traditional solutions to improve performance, like: increase frequency of processor's operation, parallel processing etc, can be applied, or to be viable economically, when the improvement object is a embedded system. An alternative solution that can be adopted is to identify the blocks in source code inefficient when implemented in software and to implement them in the hardware directly. Natural candidates are the inner loops, thats normally are small and responsible for great parte of the execution time and that implemented in the hardware doesn't use great silicon area. In this work we propose a reconfigurable coprocessor system mapped in memory called CRD, capable to execute inefficient codes in software, such as internal loops (kernels), directly in the hardware. With intention to reduce the filled area for the ASIC, reducing by this way the price of the system, it has a reprogrammable unit inside of this, destined to fill the lack of memory that is not being more used for a hardware instruction, for other that it will be used in the future. The parts of chosen programs to be executed in the hardware are those responsible ones mostly of the time of program execution. The use of this technique shows a total speedup of up to 20 times, in the execution time of the DSPstone benchmark programs / Mestrado / Engenharia de Computação / Mestre em Computação

Submitted by Fernanda Rodrigues de Lima (fernanda.rlima@ufpe.br) on 2018-09-28T22:24:37Z No. of bitstreams: 2 license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5) DISSERTAÇÃO Vicente Júlio Barbosa de Lima.pdf: 3260180 bytes, checksum: 266a84db735351f521f495c4e7ab12d3 (MD5) / Approved for entry into archive by Alice Araujo (alice.caraujo@ufpe.br) on 2018-11-23T18:36:26Z (GMT) No. of bitstreams: 2 license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5) DISSERTAÇÃO Vicente Júlio Barbosa de Lima.pdf: 3260180 bytes, checksum: 266a84db735351f521f495c4e7ab12d3 (MD5) / Made available in DSpace on 2018-11-23T18:36:26Z (GMT). No. of bitstreams: 2 license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5) DISSERTAÇÃO Vicente Júlio Barbosa de Lima.pdf: 3260180 bytes, checksum: 266a84db735351f521f495c4e7ab12d3 (MD5) Previous issue date: 2016-08-25 / A cirurgia de amputação de membros é considerada o procedimento cirúrgico mais antigo da humanidade. Nas últimas décadas têm aumentado consideravelmente o número de pacientes jovens ativos que sofrem amputação e que necessitam de prótese como substituto do membro perdido. Esse estudo realizou análise comparativa entre a prótese passiva mais utilizada e a prótese ativa microprocessada. O objetivo da pesquisa consistiu em oferecer critérios técnicos para a modelagem de joelhos protéticos ativos, com uso de microprocessadores. Considerando a dimensão e as mudanças na vida de um jovem que é submetido a amputação, a pesquisa contribui para o desenvolvimento de novos estudos nessa área. Desta forma foi realizado mapeamento sistemático e revisão da literatura, antropometria com a avaliação do eixo anatômico e mecânico dos membros inferiores, avaliação cinemática e dinâmica com testes de circuito baseado no protocolo de teste da Ottobock®; cinética da marcha e comportamento do centro de pressão e centro de massa com utilização de baropodômetro. Assim, realizou-se uma descrição detalhada do mapeamento e da avaliação cinemática e dinâmica com elaboração de tabelas e imagens das forças de pressão e centro de massa. Observou-se melhor desempenho de função e mobilidade da prótese microprocessada em relação a prótese mecânica: menor alteração do eixo anatômico em relação ao eixo de carga; melhor equilíbrio do corpo, melhor resposta a mudanças espaciais e obstáculos, melhor a juste e controle do paciente sobre a prótese; menor força de atuação do solo sobre o coto; menor alteração entre o centro de gravidade do corpo e o centro de pressão do pé protético. Foram estabelecidos critérios técnicos biomecânicos para a modelagem de joelho protético e oferecido subsídio para futuros trabalhos para o desenvolvimento de joelhos protéticos ativos de baixo custo. / The limb amputation surgery is considered the oldest surgical procedure of humanity. In recent decades have greatly increased the number of active young patients suffering amputation and who need prosthesis as a substitute for the missing limb. This study was conducted comparative analysis of the most widely used passive prosthesis and microprocessor active prosthesis. The research objective was to provide technical criteria for modeling active prosthetic knees, using microprocessors. Given the size and the changes in the life of a young man who undergoes amputation, research contributes to the development of new studies in this area. Thus it was carried out systematic mapping and review of the literature, anthropometry with the assessment of the anatomical axis and mechanical lower limbs, kinematic and dynamic evaluation with circuit testing based on the test protocol Ottobock; kinetic gait and center of pressure behavior and mass center using baropodometry. Thus, there was a detailed description of the mapping and kinematic and dynamic evaluation with drafting tables and images of pressure forces and center of mass. There was better performance function and mobility microprocessor prosthesis in relation to mechanical prosthesis: minor change to the anatomical axis in relation to the load axis; body better balance, better response to spatial changes and obstacles, the better the juste and patient control over the prosthesis; lower ground actuation force on the stump; minor variation between the center of gravity of the body and the center of pressure of the prosthetic foot. Biomechanical were established technical criteria for knee prosthetic modeling and offered allowance for future work for the development of prosthetic knees low cost assets.

O trabalho trata do projeto e do desenvolvimento de um processador de baixo consumo de potência, de forma simplificada, explorando técnicas de microarquitetura, para atingir menor consumo de potência. É apresentada uma sequência lógica de desenvolvimento, a partir de conceitos e estruturas básicas, até chegar a estruturas mais complexas e, por fim, mostrar a microarquitetura completa do processador. Esse novo modelo de processador é comparado com estudos prévios de três processadores, sendo o primeiro modelo síncrono, o segundo assíncrono e o terceiro uma versão melhorada do primeiro modelo, que inclui minimizações de registradores e circuitos. Uma nova metodologia de criação de padring de microcontroladores, baseada em reuso de informações de projetos anteriores, é apresentada. Essa nova metodologia foi criada para a rápida prototipagem e para diminuir possíveis erros na geração do código do padring. Comparações de resultados de consumo de potência e área são apresentadas para o processador desenvolvido e resultados obtidos com a nova metodologia de geração de padring também são apresentados. Para o processador, um modelo, no qual se utilizam múltiplos barramentos para minimizar o número de ciclos de máquina por instrução, é apresentado. Também foram ressaltadas estruturas que podem ser otimizadas e circuitos que podem ser reaproveitados para diminuir a quantidade de circuito necessário na implementação. Por fim, a nova implementação é comparada com os três modelos anteriores; os ganhos obtidos de desempenho com a implementação dessas estruturas foram de 18% que, convertidos em consumo de potência, representam economia de 13% em relação ao melhor caso dos processadores comparados. A tecnologia utilizada no desenvolvimento dos processadores foi CMOS 250nm da TSMC. / This work is a development and implementation of a low power processor in a simplified way, exploring microarchitecture techniques to achieve low power consumption. A logic sequence of design flow is presented, starting from basic concepts and circuit structures incrementing these concepts and structures to achieve a complex microarchitecture of a processor. A new methodology for microcontroller padring creations based in reuse of previous project information is presented. This new methodology was developed for fast prototyping and decreases the possible error in generation of microcontroler padring code creation. This new microarchitecture is compared with three previous processors, one is an original synchronous version, the second is an asynchronous version, and the third is based on the first model with register and circuit minimizations. Results of area and power consumption are compared with this new proposed architecture. The new model uses multiple buses with access timing tuned for different internal blocks. This timing tuning decrease the number of machine cycle necessary per instruction. In addition, it presents some macro block circuit partition and circuit reuse to minimize the circuit necessary for implementation. The gain obtained in performance with these new structures was 18%, converting to power consumption, it represent a decrease in 13% in relation with the best of three processor compared. The technology used in the development of these processors was CMOS 250nm from TSMC.

Esta dissertação consiste em um sistema eletrônico microprocessado para monitoração de baterias cujos subsistemas permitem simular processos diversos submetendo-as a tipos diferentes de carga e descarga de forma controlada. O sistema compartilha informações externa e internamente, controlando parâmetros a fim de efetuar os ensaios padronizados ou simulando a alimentação de uma carga real de maneira segura e confiável. Inicialmente, as informações para os testes são feitas de forma manual a partir de templates onde os dados do ensaio e especificações do fabricante são carregadas para iniciar o teste. Assim o sistema fica instruído para executar as demais rotinas e processos de forma automática, quer seja no mesmo teste em ou outro posterior, onde se use a mesma bateria. O sistema se propõe ao ensaio de diversos tipos de químicas de baterias, com algoritmos distintos a cada uma delas, criando arquivos de configuração e de dados, que podem ser armazenados para uso posterior ou utilizados para uma análise imediata. Ao final do ensaio ou ciclo executado é possível escolher a forma de apresentação dos resultados sob forma de planilhas, gráficos e valores, a fim de que seja possível analisar o dispositivo e os processos envolvidos.

Atualmente, existem disponíveis processadores embarcados de diferentes procedências e tecnologias, incorporando em suas arquiteturas, memória cache e pipeline, além de otimizações por compilador. As alternativas incluem desde microcontroladores de 8 bits até processadores de 16 e 32 bits que custam entre uma faixa de preço de até 10 dólares. Nesse contexto, a grande variedade de soluções em nível de arquitetura torna relevante a identificação de métodos apropriados para medir o desempenho de um processador, tomando por base de comparação a CPU (Central Processing Unit) de um CLP (Controlador Lógico Programável). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliação de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automação de processos industriais. Nesta tese, será introduzido o princípio de funcionamento do CLP, seguido de conceitos e métodos relativos à avaliação de desempenho em sistemas microprocessados. Será discutida a métrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatístico em programas ladder com aplicações reais, é definida uma workload padrão consistindo de um programa em linguagem ladder utilizado como fundamento na criação de um benchmark sintético para a avaliação do desempenho dos processadores em estudo. Finalmente, são apresentados os resultados para três processadores com arquiteturas diferenciadas e as razões que propiciaram o aumento de desempenho com relação ao processador utilizado na CPU do sistema tomado como referência comparativa.

This thesis presents a very efficient and simple approach to native code generation and dynamic code loading for the RTOS RTEMS on the Blackfin architecture. The whole solution is intended for PLCs implementing the IEC 61131-3 standard. The second part of the solution, native code loading on RTEMS, is also usable for code updates in satellite applications. For the code generation modern parser generator tools have been used to implement a language translator from Instruction List to C language. The generated C language is then feed to the freely distributable GCC compiler which generates efficient native code. This native code is later on loaded and executed on a Blackfin CPU. The execution environment RTEMS has been ported to the Blackfin architecture. RTEMS is a hard real-time operating system which has been widely used in space applications. For the dynamic loading and linking of the native code 2 different loaders have been evaluated and compared. Those loaders are of special interest for satellite applications because they allow for much faster software update over slow communication links. The final systems achieves a speedup of approximately 4 compared to a traditional interpreted IEC 61131-3 system.

Atualmente, os elevadores estão sendo atualizados (modernizados) para controles mais novos, substituindo-se por um microcontrolador os relés anteriormente empregados nas lógicas. Com a utilização do microcontrolador, podem-se programar lógicas melhores que as do passado e desenvolver sistemas que podem ajudar a economizar energia nas edificações. Atualmente, existem inúmeros elevadores já modernizados que possuem saídas de comunicação serial utilizadas para a comunicação do controle de grupo. Esta comunicação, se aplicada em elevadores de alto desempenho, irá influenciar no tempo de resposta, fazendo o elevador não parar na posição correta ou até mesmo passar do ponto de parada, devido ao atraso das informações. Desta forma, surgiu a necessidade de desenvolver uma plataforma utilizando DSP, um dispositivo que possui velocidade de processamento maior que a dos processadores atuais. Considerando que os elevadores modernizados não possuem o mesmo padrão de comunicação do DSP, para se compatibilizar as comunicações foi empregado o FPGA. O emprego do FPGA apresentou uma redução dos tempos de comunicação de aproximadamente 98% e reduziu em aproximadamente 50% o tempo de cálculo de grupo, pois foram eliminados os processos de interrupção na leitura/escrita de dados existentes na placa de controle de grupo atual.

O trabalho apresentado nessa dissertação teve por foco o estudo de métodos de emprego da Transforma de Fourier, motivado pela aplicação em processadores de radares SAR, propondo descrições em VHDL sintetizáveis. Arquiteturas de acordo com os métodos Decimation In Time e Decimation In Frequency foram propostas e sintetizadas em FPGA, sendo os métodos DIT Radix-4 e DIF Radix-22 SDF estudados em detalhes. O equacionamento matemático foi devidamente apresentado, buscando familiarizar o leitor com formas de abordagem para transformação de DFTs em FFTs. Por fim demonstrou-se as vantagens do método DIF Radix-22 SDF em relação aos demais encontrados na literatura, realizando um maior detalhamento do seu funcionamento e aplicando o mesmo como elemento coprocessador de um processador Narrow Focus para radares SAR. Realizou-se ainda essa etapa de coprocessamento através de comunicação Ethernet também sintetizada em FPGA, apresentando nessa dissertação conceitos básicos sobre este protocolo de comunicação. Os resultados finais são então apresentados a respeito dos tempos de processamento da FFT e dos resultados obtidos em comparação com a transformada obtida pela ferramenta MATLAB, indicando possíveis adaptações a arquitetura proposta, sugerindo trabalhos futuros tanto na área da FFT e processamento de radares SAR, como estudos a respeito da comunicação entre computador e placa FPGA, como foi o exemplo do modelo Ethernet adotado.

Made available in DSpace on 2015-04-14T14:50:11Z (GMT). No. of bitstreams: 1 458137.pdf: 2745165 bytes, checksum: e05abd1f1e63fc82908d29186a3b9ee2 (MD5) Previous issue date: 2013-08-30 / Virtualization has become a hot topic in embedded systems for both academia and industry development. Among its main advantages, we can highlight (i) software design quality; (ii) security levels of the system; (iii) software reuse, and; (iv) hardware utilization. However, it still presents constraints that have lessened the excitement towards itself, since the greater concerns are its implicit overhead and whether it is worthy or not. Thus, we discuss matters related to virtualization in embedded systems and study alternatives to multiprocessed MIPS architecture to support virtualization. / Virtualiza??o surgiu como novidade em sistemas embarcados tanto no meio acad?mico quanto para o desenvolvimento na ind?stria. Entre suas principais vantagens, pode-se destacar aumento: (i) na qualidade de projeto de software; (ii) nos n?veis de seguran?a do sistema; (iii) nos ?ndices de reuso de software, e; (iv) na utiliza??o de hardware. No entanto, ainda existem problemas que diminu?ram o entusiasmo com rela??o ao seu uso, j? que existe um overhead impl?cito que pode impossibilitar seu uso. Assim, este trabalho discute as quest?es relacionadas ao uso de virtualiza??o em sistemas embarcados e apresenta estudos voltados para que arquiteturas MIPS multiprocessadas tenham suporte ? virtualiza??o.