L'objectif de cette thèse est de proposer l'approche la plus appropriée afin de minimiser le coût d'intégration de petite éolienne dans un micro-réseau DC urbain. Une petit éolienne basé sur un machine synchrone à aimant permanent (MSAP) est considéré à étudier. Un état de l'art concernant les énergies renouvelables, micro-réseau DC, et la production d'énergie éolienne, est fait. Comme le capteur mécanique de cette structure est relativement d'un coût élevé, les différents types de contrôle pour un système de conversion éolienne sont présentés afin de choisir une structure active de conversion d'énergie et un MSAP sans capteur. Par conséquent, un estimateur de vitesse/position est nécessaire pour contrôler le système. Ainsi, les méthodes différentes proposées dans la littérature sont considérées et classifiées à étudier dans les détails, puis les plus efficaces et largement utilisés sont à vérifier dans la simulation et expérimentalement pour le système étudié. Les méthodes choisies sont: estimation de la flux de rotor avec boucle à verrouillage de phase (PLL), observateur à mode glissement (SMO), observateur de Luenberger d'ordre réduit, et filtre de Kalman étendu (EKF). Face à d'autres méthodes, l'estimateur basé sur un modèle EKF permet une commande sans capteur dans une large plage de vitesse et estime la vitesse de rotation avec une réponse rapide. Le réglage des paramètres EKF est le problème principal à sa mise en œuvre. Par conséquent, pour résoudre ce problème, la thèse présente une méthode adaptative, à savoir réglage-adaptatif d’EKF. En conséquence, et grâce à cette approche, le coût total du système de conversion est réduite et la performance est garantie et optimisée. / The aim of this thesis is to propose the most appropriate approach in order to minimize the cost of integration of a wind generator into a DC urban microgrid. A small-scale wind generator based on a permanent magnet synchronous machine (PMSM) is considered to be studied. A state of the art concerning the renewable energies, DC microgrid, and wind power generation is done. As the mechanical sensor for this structure is relatively of high cost, various types of wind conversion system control are presented in order to choose an energy conversion active structure and a sensorless PMSM. Therefore, a speed/position estimator is required to control the system. Thus, different methods proposed in literatures are considered and classified to be studied in details, and then the most effective and widely used ones are to be verified in simulation and experimentally for the studied system. The methods which are chosen are: rotor flux estimation with phase locked loop (PLL), sliding mode observer (SMO), Luenberger observer of reduced order, and extended Kalman filter (EKF). Facing to other methods, the EKF model-based estimator allows sensorless drive control in a wide speed range and estimates the rotation speed with a rapid response. The EKF parameters tuning is the main problem to its implementation. Hence, to solve this problem, the thesis introduces an adaptive method, i.e. adaptive-tuning EKF. As a result and grace to this approach, the total cost of conversion system is reduced and the performance is guaranteed and optimized.

La spectroscopie électronique basée sur l'effet tunnel donne accès à la densité d'états des électrons (DoS) dans les matériaux conducteurs, et renseigne ainsi en détail sur leurs propriétés électroniques. <br />Au cours de cette thèse, nous avons développé un microscope permettant d'effectuer la spectroscopie tunnel résolue spatialement (10 nm) de nanocircuits individuels, avec une résolution en énergie inégalée (10 µeV). Cet appareil combine les fonctions de Microscopie par Force Atomique (mode AFM) et de spectroscopie Tunnel locale (mode STM), et fonctionne à 30 mK. Dans le mode AFM, la topographie de l'échantillon est imagée grâce à un diapason en quartz piézoélectrique, ce qui permet de repérer les circuits. La spectroscopie tunnel peut ensuite être faite sur les zones conductrices. <br />Avec ce microscope, nous avons mesuré la DoS locale dans une structure hybride Supraconducteur-métal Normal-Supraconducteur (S-N-S). Dans un tel circuit, les propriétés électroniques de N et de S sont modifiées par l'effet de proximité supraconducteur. Notamment, pour des fils N courts, nous avons pu observer -comme prédit- la présence d'un gap dans sa DoS, indépendant de la position dans la structure : le “minigap”. De plus, en modulant la phase supraconductrice entre les deux S, nous avons mesuré la modification de ce gap, et sa disparition lorsque la différence de phase vaut π. <br />Nos résultats expérimentaux pour la DoS, ainsi que ses dépendances en phase, en position, et en longueur de N sont en accord quantitatif avec les prédictions de la théorie quasiclassique de la supraconductivité. Certaines de ces prédictions sont observées pour la première fois.

L'objectif de ce travail est d'étudier les avantages de la technologie CMOS/SOI 0.13µm partiellement désertée, pour la conception des circuits d'interface des liens haut débit (10 et 40Gbit/s). Nous avons identifié une fonction critique: la récupération de l'horloge et des données (CDR). L'étude de cette fonction nous a conduit à une analyse approfondie de l'oscillateur commandé en tension (VCO). Neuf circuits VCO et oscillateurs 10GHz ont ainsi été conçus pour valider les choix technologiques offerts par le CMOS/SOI. Les performances mesurées démontrent l'intérêt du CMOS/SOI pour les applications à hautes fréquences. Pour les applications à 40Gbit/s, nous avons ensuite conçu, réalisé et testé un VCO multi-phases 4x10GHz. Les résultats expérimentaux montrent une amélioration significative de la figure de mérite lorsque l'on compare ce circuit en CMOS/SOI avec les résultats précédemment publiés.

El objetivo de este trabajo es el desarrollo de técnicas para la simulación y optimización del diseño de circuitos osciladores y lazos de enganche en fase de microondas. La intención de estas técnicas es que puedan ser utilizadas por el diseñador para optimizar las prestaciones de este tipo de circuitos durante la etapa de diseño. Por este motivo, se ha intentado que en todo momento las técnicas puedan ser utilizadas en combinación con un programa comercial de simulación de circuitos de microondas.En el caso de los circuitos osciladores, inicialmente se han optimizado sus prestaciones cuando se utilizan como osciladores controlados por tensión. De esta forma, se han desarrollado una serie de técnicas que, en combinación con simulaciones en un programa comercial, permiten la linealización y extensión de la característica tensión-frecuencia. Mediante una técnica de control de estabilidad, se ha optimizado la respuesta dinámica del oscilador ante entradas variantes en el tiempo. En concreto, se ha aumentado la rapidez de respuesta eliminando transitorios lentos oscilantes que distorsionan la señal de salida deseada. Esta técnica se ha aplicado al caso particular de osciladores controlados por tensión utilizados para generar señales chirp, como puede ser en radares Frequency Modulated Continuos Wave (FMCW). Se ha analizado también el fenómeno del "injection-pulling", en el que una señal interferente desplaza la frecuencia de oscilación. Para ello, se ha desarrollado una formulación tipo transitorio de envolvente cuyos coeficientes pueden ser identificados mediante simulaciones de balance armónico en un simulador comercial. La técnica permite incrementar la robustez del circuito oscilador ante estas señales interferentes. Dados los problemas observados en el simulador comercial para simular la característica de ruido de fase en osciladores con estructuras acopladas, se ha desarrollado una técnica de simulación de ruido de fase que solventa estos problemas. La técnica obtiene la característica de ruido de fase a través de simulaciones de transitorio de envolvente en combinación con el uso de generadores auxiliares. Estas simulaciones pueden realizarse sin problemas usando un simulador comercial. Los resultados de todas las técnicas han sido corroborados mediante medidas en varios tipos de osciladores de microondas. Finalmente, se ha realizado un estudio preliminar para combinar el uso de series de Volterra con la técnica de transitorio de envolvente para la simulación de la respuesta transitoria de los osciladores.En el caso de los lazos de enganche en fase, se ha desarrollado un programa propio que realiza un análisis no lineal de lazos acoplados o "Coupled Phase-Locked Loops" (CPLL). Estos sistemas son utilizados en aplicaciones tales como en control de apuntamiento de antenas "phased-array". El programa, basado en una formulación tempo-frecuencial del sistema, permite la obtención de los rangos de operación del CPLL mediante una caracterización no lineal de los elementos que componen el lazo. Se delimitan los rangos de histéresis, y se analiza la variación de estos rangos en función de los parámetros del sistema. Se analiza la estabilidad de las soluciones estacionarias, teniendo en cuenta parámetros tales como el retardo del lazo. Mediante el control de la estabilidad y un análisis de tipo transitorio de envolvente, se optimiza la rapidez del sistema en el seguimiento de entradas moduladas. Finalmente, se analiza el ruido de fase, separando la perturbación en fase en distintas componentes. Esta separación permite clarificar el efecto del ruido en el control de apuntamiento de un array de antenas. Las predicciones de las técnicas han sido validadas mediante medidas en un sistema CPLL a 2 GHz. / The objective of this work is the development of techniques for the simulation and optimization of the design of microwave oscillator circuits and phase-locked loops. The intention of these techniques is that they can be used by the designer to optimize the features of these kinds of circuits during the design stage. For this reason, a lot of effort has been put along this thesis to ensure that the techniques can be used in combination with commercial microwave circuit simulators.In the case of the oscillator circuits, initially, their features have been optimized when used as voltage controlled oscillators (VCO). In this way, different techniques are proposed for the computer aided design of these circuits. The first technique allows setting the operation frequency band for specific values of the tuning voltage. The second technique imposes a linear frequency-voltage characteristic with the aid of an auxiliary generator. To follow this characteristic, the circuit is solved in terms of an ideal capacitance, synthesized, at a later stage, with the tuning varactor embedded in a linear network. In the third technique, the oscillator response to a sawtooth input, used to generate a chirp signal, is improved, eliminating spurious frequencies, not observable in steady state. To illustrate the techniques, a VCO operating in the C-band has been optimized and used to generate a chirp signal with low nonlinear frequency distortion. The injection-pulling phenomenon in oscillator circuits has been also analyzed. Injection pulling by interference signals is an undesired phenomenon in front-end oscillators, which causes a shift of the oscillation frequency and degrades the output spectrum. A semi-analytical formulation for the insightful analysis of injection-pulling phenomena in the presence of a modulated carrier or chirp signal is presented. The formulation enables an efficient analysis of interference problems difficult to simulate with harmonic balance or standard envelope transient. It allows the modification of the original design in order to reduce the injection pulling to the desired levels. The techniques have been applied to an oscillator at 6 GHz. Considering the problems found in commercial software to simulate the phase noise characteristic of coupled oscillator topologies, a numerical technique for the determination of the phase-noise spectrum of free-running oscillators is presented. The technique is based on envelope transient and can be applied to any commercial simulator on which this analysis method is available. The main advantage of the technique is that it allows simulating the near carrier phase noise spectrum, including possible resonances. The elements providing the oscillator phase-noise spectrum are obtained from envelope-transient simulations of low-computational cost. Comparisons are performed between the presented technique and other existing techniques, such as the carrier modulation approach. The technique has been successfully tested on the simulation of the near carrier phase noise spectrum of an oscillator circuit at 6.3 GHz. Finally, a preliminary study has been carried out to combine the use of Volterra series with the envelope transient technique for the simulation of oscillator transients.Regarding the phase-locked loops, in this thesis, harmonic-balance (HB) and envelope-transient formulations of coupled phase-locked loops (CPLLs) are presented. The CPLL has the added difficulty of its autonomous behavior since no reference oscillator is present. The new formulation takes into account the autonomy of the system, introducing a special set of state variables, which depend on the autonomous frequencies. The hysteresis phenomenon in CPLLs is analyzed in detail, efficiently obtaining the pull-in and hold-in ranges through HB. The pole analysis of the perturbed HB system enables an accurate prediction of instabilities and resonances. Due to the CPLL autonomy, there exists an inherent noise accumulation effect. This effect is taken into account, analyzing the perturbation in terms of accumulation and deviation components. The envelope formulation allows simulating the CPLL behavior in presence of modulation signals. The influence of the stability of the steady-state solution on the modulated signals is investigated. The simulation results have been successfully compared with the measurements in a manufactured CPLL system at 2 GHz.

La vitesse des liens séries haut débit (USB, SATA, PCI-express, etc.) a atteint les multi-gigabits par seconde, et continue à augmenter. Deux des principaux paramètres électriques utilisés pour caractériser les performances des SerDes sont la gigue transmis à un niveau de taux d’erreur donné et la capacité du récepteur à suivre la gigue à un taux d’erreur donné.Modéliser le bruit de phase des différents components du SerDes, et extraire la gigue temporelle pour la décomposer, aideraient les ingénieurs en conception de circuits à atteindre les meilleurs résultats pour les futures versions des SerDes. Générer des patterns de gigue synthétiques de bruits blancs ou colorés permettrait de mieux analyser les effets de la gigue dans le système pendant la phase de vérification.La boucle d’asservissement de phase est un des contributeurs de la gigue d’horloge aléatoire et déterministe à l’intérieur du système. Cette thèse présente une méthode pour modéliser la boucle d’asservissement de phase avec injection du bruit de phase et estimation de la gigue temporelle. Un modèle dans le domaine temporel en incluant les effets de non-linéarité de la boucle a été créé pour estimer cette gigue. Une nouvelle méthode pour générer des patterns synthétiques de gigue avec une distribution Gaussienne à partir de profils de bruit de phase coloré a été proposée.Les standards spécifient des budgets séparés de gigue aléatoire et déterministe. Pour décomposer la gigue de la sortie de la boucle d’asservissement de phase (ou la gigue généré par la méthode présentée), une nouvelle technique pour analyser et décomposer la gigue a été proposée. Les résultats de modélisation corrèlent bien avec les mesures et cette technique aidera les ingénieurs de conception à identifier et quantifier proprement les sources de la gigue ainsi que leurs impacts dans les systèmes SerDes.Nous avons développé une méthode, pour spécifier la boucle d’asservissement de phase en termes de bruit de phase. Cette méthode est applicable à tout standard (USB, SATA, PCIe, …) et définit les profils de bruits de4phases pour les différentes parties de la boucle d’asservissement de phase, pour s’assurer que les requis des standards sont satisfaits en termes de gigue. Ces modèles nous ont également permis de générer les spécifications de la PLL, pour des standards différents. / Bit rates of high speed serial links (USB, SATA, PCI-express, etc.) have reached the multi-gigabits per second, and continue to increase. Two of the major electrical parameters used to characterize SerDes Integrated Circuit performance are the transmitted jitter at a given bit error rate (BER) and the receiver capacity to track jitter at a given BER.Modeling the phase noise of the different SerDes components, extracting the time jitter and decomposing it, would help designers to achieve desired Figure of Merit (FoM) for future SerDes versions. Generating white and colored noise synthetic jitter patterns would allow to better analyze the effect of jitter in a system for design verification.The phase locked loop (PLL) is one of the contributors of clock random and periodic jitter inside the system. This thesis presents a method for modeling the PLL with phase noise injection and estimating the time domain jitter. A time domain model including PLL loop nonlinearities is created in order to estimate jitter. A novel method for generating Gaussian distribution synthetic jitter patterns from colored noise profiles is also proposed.The Standard Organizations specify random and deterministic jitter budgets. In order to decompose the PLL output jitter (or the generated jitter from the proposed method), a new technique for jitter analysis and decomposition is proposed. Modeling simulation results correlate well with measurements and this technique will help designers to properly identify and quantify the sources of deterministic jitter and their impact on the SerDes system.We have developed a method, for specifying PLLs in terms of Phase Noise. This method works for any standard (USB, SATA, PCIe, …), and defines Phase noise profiles of the different parts of the PLL, in order to be sure that the standard requirements are satisfied in terms of Jitter.

The necessity to incorporate renewable energy systems into existing electric power grid and need of efficient utilization of electrical energy are growing every day. A shunt connected Voltage Source Inverter(VSI) capable of bidirectional power flow and fast control has become one of the building block to address such requirements. However with growing number of grid connected VSI, new requirements related to harmonic injection, higher overall efficiency and better performances during short term grid disturbances have emerged as challenges. For this purpose a grid connected three phase four wire VSI with LCL filter can be considered as a general module to study different control approaches and system behavior under ideal and non-ideal grid conditions. This work focuses on achieving enhanced performance by analyzing effect of non-ideal conditions on system level and relating it to individual control blocks. In this work a phase locked loop structure has been proposed which is capable of extracting positive sequence fundamental phase information under non-ideal grid conditions. It can also be used in a single phase system without any structural modification. The current control for the three phase four wire VSI system has been implemented using Proportional Resonant (PR) controller in a per phase basis in stationary reference frame. A simplified controller design procedure based on asymptotic representation of the system transfer function is proposed. Using this method expressions for controller gains can be derived. A common mode model of the inverter system has been derived for low frequencies. Using this model a controller is designed to mitigate DC bus imbalance caused by sensor and ADC channel offsets. A multi-rate approach for digital implementation of PR controller with low resource consumption, that is suitable for an FPGA like digital controller ,is proposed. This multi-rate method can maintain resonance frequency accuracy even at low sampling frequency and can easily be frequency adaptive. Anti-wind up methods for PI controller have been studied to find suitable anti-wind up methods for PR controller. The tracking anti-wind up method is shown to be suitable for use with a PR controller. The effectiveness of this method under sudden disconnection and reconnection of VSI from grid is experimentally verified. A resonant integrator based second order filter is shown to be useful for active damping of LCL filter resonance with a wide range of grid inductance variation. The proposed method utilizes the LCL filter capacitor voltage to estimate resonance frequency current. Suitability of fundamental current PR controller for active damping alone, and with the proposed method show the superiority of the proposed method especially for low switching frequencies. Design oriented analysis of the above topics are included in the thesis. The theoretical understandings developed have been verified through experiments in the laboratory and can be readily implemented in industrial power electronic systems.

The main aim of the thesis is to develop a solution of a frequency synthesizer for a microwave communication systems. Specifically, it suggests a design for frequency synthesizer with phase-locked loop. At beginning of the thesis the principle and basic properties of this method of signal generation are explained. Then it is followed by a brief discussion of the parameters of synthesizers and their influence on design. Another part of the work is the analysis of circuit the frequency synthesizer with the phase-locked loop MAX2871, which is followed by a proposal for the design of the frequency synthesizer module hardware. The last part of the work deals with practical implementation, verification of function and measurement of achieved parameters and their evaluation.

Following the rise of Internet of Things (IoT), or just the technological advancements and expectations in a world where the things are or will be connected, new demands are put on Integrated Circuit (IC) for wireless connectivity. The use cases seem endless; smart home, healthcare, entertainment, and science are all areas that can benefit from connectivity of low power electronics. But there are obstacles to overcome. Meeting the specifications, especially the phase noise requirements of modern high-speed wireless standards can be a challenge for devices that run on low supply voltages and are allowed only very limited power consumption. The focus of this thesis is the exploration of modern LC-oscillator architectures for RF-transceivers, and the design and post-layout evaluation of a Digitally Controlled Oscillator (DCO) intended to be used in an All-Digital Phase Locked Loop (ADPLL) in a 22 nm FD-SOI process. The DCO specifications are set by an ADPLL for the Wi-Fi 6 (MCS 11) standard. The ADPLL is replacing the blocks that are usually implemented as noise-sensitive analog components with more robust digital blocks that are easier to integrate with baseband- and digital-circuitry. A dual-core class-C oscillator with a dynamic-biasing circuit is proposed and designed to meet the specification of -121 dBc/Hz phase noise at a 1 MHz offset from 7.8 GHz, a –7.18.6 GHz tuning range, and a frequency resolution of at most 35 kHz around 7.8 GHz. The phase noise specification is met; a phase noise of -121 dBc/Hz at the 1 MHz offset from 7.8 GHz is achieved in post-layout simulation along with a Figure of Merit (FoM) of 189.9, and an average tracking frequency step of 5.8 MHz. The tuning range specification was not met, but it is reasonable to believe that the specified range can be met after some redesign of the capacitor banks. Further work will be required. / Till följd av tillväxten inom Internet of Things (IoT), eller bara de teknologiska framgångar och förväntningar på en värld där dem flesta saker är eller kommer att bli uppkopplade, ställs nya krav på Integrated Circuit (IC)-komponenter för trådlös uppkoppling. Tillämningsområdena är oändliga; smart home, sjukvård och hälsa, underhållning och forskning är områden som som kan dra nytta av nya uppkopplingsmöjligheter med extremt strömsnål elektronik. Att leva upp till specifikationerna för moderna trådlösa höghastighetsuppkopplingar, speciellt när det kommer till fasbrus, kan dock vara en utmaning för enheter som måste klara sig med en väldigt begränsad effektåtgång. Fokus för denna avhandling är design och utvärdering på schematik och layout-nivå av en Digitally Controlled Oscillator (DCO) för en 22 nm Fully Depleted Silicon-On-Insulator (FD-SOI)-process avsedd att klara specifikationen satt av en given All-Digital Phase Locked Loop (ADPLL) för Wi-Fi 6 (MCS 11) standarden. En DCO och ADPLL ersätter block som tidigare tillämpats som analoga bruskänsliga komponenter med robustare digitala komponenter som är enklare att integrera med bas-band och digital logik-kretsar. En dubbelkärnig klass-C DCO med en dynamisk biaskrets föreslås för att nå kravet på fasbrus på maximalt -121 dBc/Hz mätt vid 1 MHz från en frekvens på 7.8 GHz, med ett frekvensomfång 7.1-8.6 GHz och en frekvensupplösning under 35 kHz. Fasbruset vid denna 1 MHz från 7.8 GHz uppmättes i simulering till -121 dBc/Hz, och en Figure of Merit (FoM) på 189.9 har uppnåtts, samt en genomsnittlig frekvensupplösning på 5.8 MHz nära 7.8 GHz. Designen klarar inte av att möta kraven på frekvensomfång, men det är sannolikt att en liknande design kan möta specifikationen efter ytterligare revision. Ytterligare arbete krävs.

L'Electrogravimetria AC empra una microbalança de quars electroquímica (EQCM) en règim dinàmic. En l'EQCM un dels elèctrodes d'or depositats sobre el cristall és recobert amb una fina pelolícula d'un polímer electroactiv i és emprat com a elèctrode de treball (WE) dins d'una celola electroquímica. Les variacions de la freqüència de ressonància de la microbalança de quars (QCM) permeten obtindre la resposta massa associada amb la transferència de càrrega que es dóna en la interfície polímer-electròlit. L'Electrogravimetria AC va ser proposta a fi de caracteritzar i separadament identificar el moviment dels ions i el solvent en la interfície polímer-electròlit. En esta tècnica s'analitza en el domine de la freqüència la resposta de massa davant de xicotetes pertorbacions de voltatge gràcies a l'ocupació de la microbalança de quars en règim dinàmic. Per a este propòsit s'aplica una xicoteta pertorbació sinusoidal superposada a una tensió contínua, entre l'elèctrode de referència i l'elèctrode de treball de la celola. Posteriorment, es pot dibuixar la funció de transferència electrogravimètrica (EGTF), definida esta com la raó (?m/?E) entre l'amplitud dels canvis de massa induïts (?m) i l'amplitud de la pertorbació sinusoïdal aplicada (?E). Esta funció de transferència se dibuixa en un pla complex per a cada una de les freqüències de la senyal de pertorbació. Les distintes espècies iònicas involucrades són identificades en el pla complex per mitjà de bucles característics sempre que els bucles no se superposen. Per mitjà d'esta tesi doctoral es proposa un nou sistema de conversió de freqüència-tensió basat en un doble ajust de freqüència implementat amb un PLL mesclant elements analògics i digitals (AD PLL). Els resultats trobats tant en la caracterització electrònica del dispositiu com en la fase experimental proven la fiabilitat del sistema per als mesuraments realitzats en la tècnica d'Electrogravimetria AC. / Torres Villa, RA. (2007). Instrumental techniques for improving the measurements based on Quartz Crystal Microbalances (Técnicas instrumentales para mejorar las mediciones con microbalanzas de cuarzo) [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/17323

Desire for low-power, high performance computing has been at core of the symbiotic union between digital circuits and CMOS scaling. While digital circuit performance improves with device scaling, analog circuits have not gained these benefits. As a result, it has become necessary to leverage increased digital circuit performance to mitigate analog circuit deficiencies in nanometer scale CMOS in order to realize world class analog solutions. In this thesis, both circuit and system enhancement techniques to improve performance of clock generators are discussed. The following techniques were developed: (1) A digital PLL that employs an adaptive and highly efficient way to cancel the effect of supply noise, (2) a supply regulated DPLL that uses low power regulator and improves supply noise rejection, (3) a digital multiplying DLL that obviates the need for high-resolution TDC while achieving sub-picosecond jitter and excellent supply noise immunity, and (4) a high resolution TDC based on a switched ring oscillator, are presented. Measured results obtained from the prototype chips are presented to illustrate the proposed design techniques. / Graduation date: 2013 / Access restricted to the OSU Community at author's request from July 16, 2012 - July 16, 2014