Advances toward increased integration and complexity of radio frequency (RF) andmixed-signal integrated circuits reduce the effectiveness of contemporary testmethodologies and result in a rising cost of testing. The focus in this research is on thecircuit-level implementation of alternative test strategies for integrated wirelesstransceivers with the aim to lower test cost by eliminating the need for expensive RFequipment during production testing.The first circuit proposed in this thesis closes the signal path between the transmitterand receiver sections of integrated transceivers in test mode for bit error rate analysis atlow frequencies. Furthermore, the output power of this on-chip loopback block wasmade variable with the goal to allow gain and 1-dB compression point determination forthe RF front-end circuits with on-chip power detectors. The loopback block is intendedfor transceivers operating in the 1.9-2.4GHz range and it can compensate for transmitterreceiveroffset frequency differences from 40MHz to 200MHz. The measuredattenuation range of the 0.052mm2 loopback circuit in 0.13µm CMOS technology was 26-41dB with continuous control, but post-layout simulation results indicate that theattenuation range can be reduced to 11-27dB via optimizations.Another circuit presented in this thesis is a current generator for built-in testing ofimpedance-matched RF front-end circuits with current injection. Since this circuit hashigh output impedance (>1k up to 2.4GHz), it does not influence the input matchingnetwork of the low-noise amplifier (LNA) under test. A major advantage of the currentinjection method over the typical voltage-mode approach is that the built-in test canexpose fabrication defects in components of the matching network in addition to on-chipdevices. The current generator was employed together with two power detectors in arealization of a built-in test for a LNA with 14% layout area overhead in 0.13µm CMOStechnology (<1.5% for the 0.002mm2 current generator). The post-layout simulationresults showed that the LNA gain (S21) estimation with the external matching networkwas within 3.5% of the actual gain in the presence of process-voltage-temperaturevariations and power detector imprecision.

Électromagnétisme, sécurité et guerre électronique sont étroitement liés depuis des décennies. Leur association rassemble des applications de surveillance radar, de neutralisation de systèmes électroniques ou de détection d’électroniques cachées. Aujourd’hui, la multiplication des EEI (Engins Explosifs Improvisés) aussi bien sur les théâtres d’opération que dans les milieux urbains conduit à la nécessité de leur détection. Les travaux de cette thèse peuvent entrer dans cette thématique et proposent une nouvelle alternative qui permet de mettre en évidence la présence de récepteurs RF cachés. Le radar non-linéaire est particulièrement adapté à la détection de dispositifs contenant des métaux et des semi-conducteurs (électroniques). Une technique populaire consiste à transmettre une seule fréquence f1 et à recevoir la seconde harmonique générée par la cible. Une autre technique, moins courante, consiste à transmettre deux fréquences, f1 et f2, et à recevoir les produits d'intermodulation d’ordre 3 (2f1 - f2 et 2f2 - f1). Un état de l’art approfondi des systèmes radars non-linéaires est effectué dans un premier chapitre avec une comparaison de leurs caractéristiques. Dans un second chapitre, un banc de test en mode conduit est développé permettant la mesure de l’IM3 réfléchi d’une cible RF. Ainsi des analyses et des ordres de grandeurs seront connus aidant au développement du radar. Dans le chapitre 3, Le démonstrateur du radar à IM3 est développé. Un large panel de systèmes RF, commerciaux ou non, susceptibles d’être trouvé dans des milieux opérationnels est mis sous test. Leur détection va permettre de valider la technique de récupération de l’IM3. Un nouveau bilan de liaison réaliste du radar IM3 est mis en place afin d’estimer la portée de détection réelle du radar, pour différentes cibles RF. Dans le dernier chapitre les travaux s’orientent sur l’identification et la classification d’une cible RF. L’étude porte sur la possibilité d’extraire tous paramètres pouvant aider à une classification (évaluation du danger) de récepteurs RF dans un milieu opérationnel. Le travail de recherche présenté dans ce manuscrit contribue à l’amélioration des techniques de détection d’électroniques cachées. Un protocole de détection a été proposé décrivant les faits et gestes du radar IM3. Il inclut un balayage en fréquence puis en puissance. Les premiers tests ont été effectués sur un Talkie-Walkie démontrant la possibilité de détecter sa bande passante via la réémission d’IM3, à plus de 2 m. La répétabilité des tests sur un panel élargi de récepteurs RF valide le protocole de détection et l’intérêt du radar IM3. Une puissance d’émission du radar IM3 de 40 dBm, à une fréquence d’IM3 de 400 MHz, peut potentiellement détecter un récepteur à 80 m. Enfin dans un dernier travail exploratoire nous avons démontré que, par l’observation de la réponse de l’IM3 réfléchi suite à un balayage en puissance, le radar IM3 peut ajouter de nouveaux critères d’identification discriminant les récepteurs détectés entre eux. / Electromagnetism, security and electronic warfare have been closely linked for decades. Their association gathers applications of radar surveillance, neutralization of electronic systems or detection of hidden electronics. Today, the multiplication of IEDs (Improvised Explosive Devices) both in theatres of operation and in urban environments leads to the need for their detection. The works of this thesis can enter into this theme and propose a new alternative that allows to highlight the presence of hidden RF receivers. The nonlinear radar is particularly suitable for detecting devices containing metals and (electronic) semiconductors. A popular technique is to transmit a single frequency f1 and receive the second harmonic generated by the target. Another less common technique consists of transmitting two frequencies, f1 and f2, and receiving intermodulation products of order 3 (2f1 - f2 and 2f2 - f1). An in-depth state of the art of nonlinear radar systems is made in a first chapter with a comparison of their characteristics. In a second chapter, an inductive test bench is developed to measure the reflected IM3 of an RF target. Thus analyses and orders of magnitude will be known helping the development of radar. In chapter 3, the IM3 radar demonstrator is developed. A wide range of RF systems, commercial and non-commercial, that may be found in operational environments are being tested. Their detection will validate the IM3 recovery technique. A new realistic IM3 radar link budget is implemented to estimate the actual radar detection range for different RF targets. In the last chapter the work focuses on the identification and classification of an RF target. The study focuses on the possibility of extracting all parameters to assist in a classification (hazard assessment) of RF receptors in an operational environment. The research work presented in this manuscript contributes to the improvement of hidden electronic detection techniques. A detection protocol was proposed describing the actions of the IM3 radar. It includes a frequency scan and then a power scan. The first tests were carried out on a walkie-talkie demonstrating the possibility of detecting its bandwidth via IM3 retransmission, at more than 2 m. The repeatability of the tests on an extended panel of RF receivers validates the detection protocol and the interest of the IM3 radar. An IM3 radar transmission power of 40 dBm, at an IM3 frequency of 400 MHz, can potentially detect a receiver at 80 m. Finally in a final exploratory work, we demonstrated that by observing the IM3 response reflected following a power scan the IM3 radar can add new identification criteria that discriminate the hidden receivers detected between them.

L’évolution des différentes générations de systèmes de télécommunications cellulaires a entraîné une complexité du frontal des terminaux mobiles caractérisés notamment par la multiplication des chaînes RF qui le constituent. Chaque chaîne est dédiée à un standard, ce qui n’est pas optimale ni du point de vue du coût, ni de l’encombrement. Afin d’optimiser les performances et la consommation du transmetteur radiofréquence, l’approche retenue dans cette thèse consiste à concevoir de façon globale différents blocs afin de partager les contraintes. Dans cette thèse, l’approche globale de la co-conception est organisée en deux sous études. Celles-ci sont destinées à terme à être intégrées dans un même frontal RF entièrement configurable.La première étude aborde la problématique de la conception conjointe entre une antenne et un amplificateur de puissance (PA) qui sont traditionnellement conçus séparément. Nous avons tout d’abord déterminé les spécifications de l’antenne permettant de maximiser le transfert d’énergie entre ces deux blocs. Ensuite, nous avons conçu l’antenne en partageant les contraintes d’impédance à la fois dans la bande utile et aux harmoniques entre cette dernière et le PA afin de relâcher les spécifications sur le réseau d’adaptation d’impédance. Cette approche permet de maintenir la linéarité du PA à des niveaux de puissances supérieures par rapport au cas où l’antenne est adaptée sur 50 Ω.La seconde étude s’intéresse à la conception conjointe d’antennes et de composants agiles. Nous avons réparti l’effort de miniaturisation et les pertes ohmiques associées entre la structure d’antenne et le composant agile (capacité commutable numériquement). Les développements présentés se sont appuyés sur des simulations électromagnétiques, des modélisations, des caractérisations système (linéarité et temps de commutation) et des mesures en rayonnement (efficacité) de prototypes d’antennes miniatures dans les bandes basses 4G. Nos études ont abouti à la conception d’une antenne fente reconfigurable fonctionnant sur la bande instantanée maximale autorisée par la 4G. Pour une intégration sur smartphone, l’élément rayonnant n’occupe que 18 x 3 mm2 de surface soit λ_0/30×λ_0/180 à 560 MHz. La fréquence de résonance de l’antenne varie entre 560 MHz et 1.03 GHz et l’efficacité totale varie entre 50% et 4%. Un banc de mesure de la linéarité a été implémenté afin d’évaluer la linéarité des antennes agiles. La spécification de linéarité exigée par le standard est maintenu jusqu’à une puissance de 22 dBm. / The recent development of cellular communication standards has led to an increasing RF front-end complexity due to the ever increasing number of RF needed paths. Each RF path is dedicated to a frequency bands group which might not be optimal for cost and occupied space area. Consequently, in order to optimize the RF performances and energy consumption, the approach used in this thesis is to share the constraints between the PA and the antenna of the front-end: this is called co-design. In this thesis, the considered co-design approach is twofold and in near future both results should be simultaneously considered and integrated into one fully reconfigurable RF front-end design.The first study addresses the co-design of an antenna and its associated power amplifier (PA), which are traditionally designed separately. We first determine the antenna impedance specifications to maximize the tradeoff between the energy transfer and PA linearity. Then, we propose to remove the impedance matching network between antenna and PA, while demonstrating that a low impedance antenna can maintain the RF performances. Contrarily to the classical approach where the antenna is matched to 50 Ω, the proposed co-design shows the possibility to keep the linearity of the PA even for high power levels (> 20 dBm).The second study focuses on the co-design of an antenna and tunable components. We are sharing the miniaturization effort and the resistive losses between the antenna structure and the tunable capacitor (DTC). The achieved developments are based on electromagnetic simulations, modeling, system characterization (linearity and switching time) and radiation measurements (efficiency) of miniature reconfigurable antenna prototypes in the 4G low bands. The considered studies have led to the design of a frequency reconfigurable antenna addressing the maximum instantaneous available bandwidth authorized by 4G. The radiator occupies only 18 x 3 mm2 (λ0/30 x λ0/180 at 560 MHz), and thus it is extremely suitable for a possible integration onto smartphones. The antenna resonance frequency is tuned between 560 MHz and 1030 MHz and the total efficiency varies between 50% and 4%. For the first time, the impact of SOI DTC implemented on the antenna radiating structure on linearity is measured with a dedicated test bench. The linearity specified by 4G is maintained up to 22 dBm of transmitted power.

The primary reason for the wireless technology evolution is towards building capacity and obtaining higher data rates. Enclosed locations, densely populated campus, indoor offices, and device-to-device communication will require radios that need to operate at data rates up to 10 Gbps. In the next few years, a new generation of communication systems would emerge to better handle the ever-increasing demand for much wider bandwidth requirements. Simultaneously, key factors such as size, cost, and energy consumption play a distinctive role towards shaping the success of future wireless technologies. In the perspective of 3GPP 5G next generation wireless communication systems, the X band was explicitly targeted with a vast range of applications in point to point radio, point to multi point radio, test equipment, sensors and future wireless communication. An X-band RF front-end circuit for next generation wireless network applications is presented in this work. It details the design of a low noise amplifier and a power amplifier for X band operation. The designed amplifiers were integrated with a wideband single-pole-double-throw switch to achieve an overall front-end structure for 10 GHz. The design was carried out and sent for fabrication using a GaN 0.15µm process provided by NRC, a novel design kit. Due to higher breakdown voltage, high power density, high efficiency, high linearity and better noise performance, GaN HEMTs are a suitable choice for future wireless communication. Thus, the assumption is to further explore capabilities of this process in front-end design for future wireless communications.

The advent of high-fT silicon CMOS/BiCMOS technologies has led to a dramatic upsurge in the research and development of radio and microwave frequency integrated circuits (ICs) in silicon. The integration of silicon-germanium heterojunction bipolar transistors (SiGe HBTs) into established "digital" CMOS processes has provided analog performance in silicon that is not only competitive with III-V compound-semiconductor technologies, but is also potentially lower in cost. Combined with improvements in silicon on-chip passives, such as high-Q metal-insulator-metal (MIM) capacitors and monolithic spiral inductors, these advanced RF CMOS and SiGe BiCMOS technologies have enabled complete silicon-based RF integrated circuit (RFIC) solutions for emerging wireless communication standards; indeed, both the analog and digital functionalities of an entire wireless system can now be combined in a single IC, also known as a wireless "system-on-a-chip" (SoC). This approach offers a number of potential benefits over multi-chip solutions, such as reductions of parasitics, size, power consumption, and bill-of-materials; however, a number of critical challenges must be considered in the integration of such SoC solutions. The focus of this research is the application of SiGe BiCMOS technology to on-going challenges in the development of receiver components for high speed wireless data networks. The research seeks to drive SoC integration by investigating circuit topologies that eliminate the need for off-chip components and are amenable to complete on-chip integration. The first part of this dissertation presents the design, fabrication, and measurement of a 5--6GHz sub-harmonic direct-conversion-receiver (DCR) front-end, implemented in the IBM 0.5um 5HP SiGe BiCMOS process. The design consists of a fully-differential low-noise amplifier (LNA), a set of quadrature (I and Q)x~2 sub-harmonic mixers, and an LO conditioning chain. The front-end design provides a means to address performance limitations of the DCR architecture (such as DC-offsets, second-order distortion, and quadrature phase and amplitude imbalances) while enabling the investigation of high-frequency IC design complications, such as package parasitics and limited on-chip isolation. The receiver front-end has a measured conversion gain of ~18dB, an input second-order intercept point of +17.5dBm, and a noise figure of 7.2dB. The quadrature phase balance at the sub-harmonic mixer IF outputs was measured in the presence of digital switching noise; 90<degree> balance was achieved, over a specific range of LO power levels, with a square wave noise signal injected onto the mixer DC supply rails. The susceptibility of receiver I/Q balance to mixed-signal effects in a SoC environment motivates the second part of this dissertation --- the design of a phase and amplitude tunable, quadrature voltage-controlled oscillator (QVCO) for the on-chip synthesis of quadrature signals. The QVCO design, implemented in the Freescale (formerly Motorola) 0.18um SiGe:C RFBiCMOS process, uses two identical, differential LC-tank VCOs connected such that the two oscillator outputs lock in quadrature to the same frequency. The QVCO designs proposed in this work provide the additional feature of phase-tunability, i.e. the relative phase balance between the quadrature outputs can be adjusted dynamically, offering a simulated tuning range of ~90<degree>+/-10â ¹degree> in addition, a variable-gain buffer/amplifier circuit that provides amplitude tunability is introduced. One potential application of the QVCO is in a self-correcting RF receiver architecture, which, using the phase and amplitude tunability of the QVCO, could dynamically adjust the IF output quadrature phase and amplitude balance, in near real-time, in the analog-domain. The need for high-quality inductors in both the DCR and QVCO designs motivates the third aspect of this dissertation --- the characterization and modeling of on-chip spiral inductors with patterned ground shields, which are placed between the inductor coil and the underlying substrate in order to improve the inductor quality factor (Q). The shield prevents the coupling of energy away from the inductor spiral to the typically lossy Si substrate, while the patterning disrupts the flow of induced image currents within the shield. The experimental effort includes the fabrication and testing of a range of inductors with different values, and different types of patterned ground shields in different materials. Two-port measurements show a ~50% improvement in peak-Q and a ~20% degradation in self-resonant frequency for inductors with shields. From the measured results, a scalable lumped element model is developed for the rapid simulation of spiral inductors with and without patterned ground shields. The knowledge gained from this work can be combined and applied to a range of future RF/wireless SoC applications. The designs developed in this dissertation can be ported to other technologies (e.g. RF CMOS) and scaled to other frequency ranges (e.g. 24GHz ISM band) to provide solutions for emerging applications that require low-cost, low-power RF/microwave circuit implementations. / Ph. D.

Le développement des systèmes multiprocesseurs intégrés sur puce (MPSoC) répond au besoin grandissant des architectures de calcul intensif. En revanche, l'évolution de leurs performances est entravée par leurs réseaux de communication sur puce (NoC) à cause de leur consommation d'énergie ainsi que du retard. C'est dans ce contexte que les NoC à base d'interconnexions RF et filaires (RFNoC) ont émergé. Afin de gérer au mieux et d'optimiser la conception d'un RFNoC, il est indispensable de développer une plateforme de simulation intégrant à la fois des circuits analogiques et numériques.Dans un premier temps, la simulation temporelle d'un RFNoC avec des composants dont les modèles sont idéaux est utilisée pour optimiser l'allocation des ressources spectrales disponibles. Le cas échéant, nous proposons des solutions pour améliorer la qualité de signal transmis. Dans un deuxième temps, nous avons développé en VHDL-AMS des modèles comportementaux et précis de chacun des composants du RFNoC. Les modèles de l'amplificateur faible bruit (LNA) et du mélangeur, prennent en compte les paramètres concernant, l'amplification, les non-linéarités, le bruit et la bande passante. Le modèle de l'oscillateur local considère les paramètresconventionnels, notamment le bruit de phase. Quant à la ligne de transmission, un modèle fréquentiel précis, incluant l'effet de peau est adapté pour les simulations temporelles. Ensuite, l'impact des paramètres des composants sur les performances du RFNoC est évalué afin d'anticiper les contraintes qui s'imposeront lors de la conception du RFNoC. / The development of multiprocessor systems integrated on chip (MPSoC) respondsto the growing need for intensive computation systems. However, the evolutionof their performances is hampered by their communication networks on chip(NoC) due to their energy consumption and delay. It is in this context that the wired RF network on chip (RFNoC) was emerged. In order to better manage and optimize the design of an RFNoC, it is necessary to develop a simulation platform adressing both analog and digital circuits.First, a time domaine simulation of an RFNoC with components whose modelsare ideal is used to optimize the allocation of the available spectrum resources. Where appropriate, we provide solutions to improve the quality of transmitted signal. Secondly, we have developed, in VHDL-AMS, behavioral and accurate models of all RFNoC components. The models of the low noise amplifier (LNA) and the mixer take into account the parameters for the amplification, nonlinearities, noise and bandwidth. The model of the local oscillator considers the conventional parameters, including its phase noise. Concerning the transmission line, an accurate frequency model, including the skin effect is adapted for time domaine simulations. Then, the impact of component parameters on RFNoC performances is evaluatedto anticipate constraints of the RFNoC design.

Dans les réseaux de capteurs urbains, les nœuds émettent des signaux en utilisant plusieurs protocoles de communication qui coexistent. Ces protocoles étant en évolution permanente, une approche orientée radio logicielle semble être la meilleure manière d’intégrer tous les protocoles sur la passerelle collectant les données. Tous les signaux sont donc numérisés en une fois. La grande plage dynamique des signaux reçus est alors le principal problème : ceux-ci peuvent être reçus avec une puissance très variable selon les conditions de propagation. Dans le cas d’une réception simultanée, le Convertisseur Analogique-Numérique (CAN) doit être capable d’absorber une telle dynamique. Une première étude est menée afin d’établir les caractéristiques requises du CAN sur une passerelle d’un tel réseau de capteurs. La résolution minimale de 21 bits obtenue s’avérant trop importante pour être atteinte au vu de l’état de l’art actuel, deux approches différentes sont explorées pour réduire la plage dynamique des signaux avant la numérisation. La première approche s’appuie sur la technique du companding. Des lois de compression connues sont explorées afin d’étudier leur viabilité dans le cas de la numérisation de signaux multiples, et deux nouvelles implémentations sont proposées pour la plus performante d’entre elles. La deuxième technique proposée consiste en une nouvelle architecture de réception utilisant deux voies de réception. La première d’entre elles est dédiée au signal le plus fort sur la bande : celui-ci est démodulé et sa fréquence d’émission est mesurée. À partir de cette mesure, la seconde branche est reconfigurée de manière à atténuer ce signal fort, en réduisant ainsi la plage dynamique. Les autres signaux sont ensuite numérisés sur cette branche avec une résolution du CAN réduite. Cette deuxième approche semblant plus prometteuse, elle est testée en expérimentation. Sa viabilité est démontrée avec des scénarios de réception de signaux prédéfinis représentant les pires cas possibles. / In this thesis, a receiver architecture for a gateway in a urban sensors network was designed. To embed the multiple protocols coexisting in this environment, the best approach seems to use a reconfigurable architecture, following the scheme of the Software-Defined Radio (SDR). All the received signals should be digitized at once by the Analog-to-Digital Converter (ADC) in order to sustain the reconfigurability of the architecture: then all the signal processing will be able to be digitally performed. The main complication comes from the heterogeneity of the propagation conditions: from the urban environment and from the diversity of the covered applications, the signals can be received on the gateway with widely varying powers. Then the gateway must be able to deal with the high dynamic range of these signals. This constraint applies strongly on the ADC whose resolution usually depends on the reachable digitized frequency band. A first study is led to evaluate the required ADC resolution to cope with the dynamic range. For this the dynamic range of the signals is first evaluated, then the required resolution to digitize the signals is found theoretically and with simulations. For a 100~dB power ratio between strong and weak signals, we showed that the ADC resolution needed 21 bits which is far too high to be reached with existing ADCs. Two different approaches are explored to reduce analogically the signals' dynamic range. The first one uses the companding technique, this technique being commonly used in analog dynamic range reduction in practice (\emph{e.g.} in audio signals acquisition), its relevance in multiple signal digitization is studied. Three existing compression laws are explored and two implementations are proposed for the most efficient of them. The feasibility of these implementations is also discussed. In the second approach we propose to use a two-antennas receiver architecture to decrease the dynamic range. In this architecture two digitization paths are employed: the first one digitizes only the strongest signal on the band. Using the information we get on this signal we reconfigure the second branch of the architecture in order to attenuate the strong signal. The dynamic range being reduced, the signals can be digitized with an ADC with a lower resolution. We show in this work that the ADC resolution can de decreased from 21 to 16 bits using this receiver architecture. Finally, the promising two-antennas architecture is tested in experimentation to demonstrate its efficiency with dynamic signals (\emph{i.e.} with appearing and disappearing signals).

Tato práce se zaměřuje na klasifikaci vysokofrekvenčních vysílačů v závislosti na nedokonalostech jejich komponent pomocí algoritmu strojového učení. Práce je rozdělena na dvě části - teoretickou a praktickou.V teoretické části je nejprve popsána základní struktura vysílače s přímou konverzí a jsou uvedeny nedokonalosti rádiového front-endu, které mohou být využity ke klasifikaci. Dále jsou vysvětleny vybrané metody strojového učení s učitelem, zejména metoda support vector machines a neuronové sítě. Praktická část se zabývá implementací a dosaženými výsledky těchto dvou metod v prostředí MATLAB na problému klasifikace rádiových front-endů.

No description available.

No description available.