Next generation mobile communication systems require the use of linear RF power amplifier for higher data transmission rates. However, linear RF power amplifiers are inherently inefficient and usually require additional circuits or further system adjustments for better efficiency. This dissertation focuses on the development of new efficiency enhancement schemes for linear RF power amplifiers. The multistage Doherty amplifier technique is proposed to improve the performance of linear RF power amplifiers operated in a low power level. This technique advances the original Doherty amplifier scheme by improving the efficiency at much lower power level. The proposed technique is supported by a new approach in device periphery calculation to reduce AM/AM distortion and a further improvement of linearity by the bias adaptation concept. The device periphery adjustment technique for efficiency enhancement of power amplifier integrated circuits is also proposed in this work. The concept is clearly explained together with its implementation on CMOS and SiGe RF power amplifier designs. Furthermore, linearity improvement technique using the cancellation of nonlinear terms is proposed for the CMOS power amplifier in combination with the efficiency enhancement technique. In addition to the efficiency enhancement of power amplifiers, a scalable large-signal MOSFET model using the modified BSIM3v3 approach is proposed. A new scalable substrate network model is developed to enhance the accuracy of the BSIM3v3 model in RF and microwave applications. The proposed model simplifies the modeling of substrate coupling effects in MOS transistor and provides great accuracy in both small-signal and large-signal performances.

Using bandgap engineering, silicon-germanium (SiGe) BiCMOS technology effectively combines III-V transistor performance with the cost and integration advantages associated with CMOS manufacturing. The suitability of SiGe technology for cryogenic and radiation-intense environments is well known, yet SiGe has been generally overlooked for applications involving extreme high temperature operation. This work is an investigation into the potential capabilities of SiGe technology for operation up to 300°C, including the development of packaging and testing procedures to enable the necessary measurements. At the device level, SiGe heterojunction bipolar transistors (HBTs), field-effect transistors (FETs), and resistors are verified to maintain acceptable functionality across the temperature range, laying the foundation for high temperature circuit design. This work also includes the characterization of existing bandgap references circuits, redesign for high temperature operation, validation, and further optimization recommendations. In addition, the performance of temperature sensor, operational amplifier, and output buffer circuits under extreme high temperature conditions is presented. To the author's knowledge, this work represents the first demonstration of functional circuits from a SiGe technology platform in ambient temperatures up to 300°C; furthermore, the optimized bandgap reference presented in this work is believed to show the best performance recorded across a 500°C range in a bulk-silicon technology platform.

RF switches are an essential building block in numerous applications, including tactical radar systems, satellite communications, global positioning systems (GPS), automotive radars, wireless communications, radio astronomy, radar transceivers, and various instrumentation systems. For many of these applications the circuits have to operate reliably under extreme operating conditions, including conditions outside the domain of commercial military specifications. The objective of this thesis is to present the design procedure, simulation, and measurement results for Radio Frequency (RF) switches in 130 nm Silicon Germanium (SiGe) BiCMOS process technology. The novelty of this work lies in the proposed new topology of an ultrahigh-isolation single-pole, single-throw (SPST) and a single pole, four-throw (SP4T) nMOS based switch for multiband microwave radar systems. The analysis of cryogenic temperature effects on these circuits and devices are discussed in this work. The results shows that several key-figures-of-merits of a switch, like insertion loss, isolation, and power handling capability (P1dB) improve at cryogenic temperatures. These results are important for several applications, including space-based extreme environment application where FET based circuits would need to operate reliably across a wide-range of temperature.

No description available.

<p>SiGe is a significant enabling technology for therealization of integrated circuits used in high performanceoptical networks and radio frequency applications. In order tocontinue to fulfill the demands for these applications, newmaterials and device structures are needed. This thesis focuseson new materials and their integration into heterojunctionbipolar transistor (HBT) structures as well as using devicesimulations to optimize and better understand the deviceoperation. Specifically, a SiGeC HBT platform was designed,fabricated, and electrically characterized. The platformfeatures a non-selectively grown epitaxial SiGeC base,<i>in situ</i>doped polysilicon emitter, nickel silicide,LOCOS isolation, and a minimum emitter width of 0.4 μm.Alternately, a selective epitaxy growth in an oxide window wasused to form the collector and isolation regions. Thetransistors exhibited cutoff frequency (f_T) and maximum frequency of oscillation (f_MAX) of 40-80 GHz and 15-45 GHz, respectively.Lateral design rules allowed the investigation of behavior suchas transient enhanced diffusion, leakage current, and theinfluence of parasitics such as base resistance and C_BC. The formation of nickel silicide on polysiliconSiGe and SiGeC films was also investigated. The formation ofthe low resistivity monosilicide phase was shown to occur athigher temperatures on SiGeC than on SiGe. The stability of themonosilicide was also shown to improve for SiGeC. Nickelsilicide was then integrated into a SiGeC HBT featuring aselectively grown collector. A novel, fully silicided extrinsicbase contact was demonstrated along with the simultaneousformation of NiSi on the<i>in situ</i>doped polysilicon emitter.</p><p>High-resolution x-ray diffraction (HRXRD) was used toinvestigate the growth and stability of SiGeC base layers forHBT integration. HRXRD proved to be an effective, fast,non-destructive tool for monitoring carbon out-diffusion due tothe dopant activation anneal for different temperatures as wellas for inline process monitoring of epitaxial growth of SiGeClayers. The stability of the SiGe layer with 0.2-0.4 at% carbonwhen subjected to dopant activation anneals ranging from1020-1100&#176C was analyzed by reciprocal lattice mapping.It was found that as the substitutional carbon increases theformation of boron clusters due to diffusion is suppressed, buta higher density of carbon clusters is formed.</p><p>Device simulations were performed to optimize the DC and HFperformance of an advanced SiGeC HBT structure with low baseresistance and small dimension emitter widths. The selectivelyimplanted collector (SIC) was studied using a design ofexperiments (DOE) method. For small dimensions the lateralimplantation straggle has a significant influence on the SICprofile (width). A significant influence of the SIC width onthe DC gain was observed. The optimized structure showedbalanced f_T/f_MAXvalues of 200+ GHz. Finally, SOI BJT transistorswith deep trench isolation were fabricated in a 0.25μmBiCMOS process and self-heating effects were characterized andcompared to transistors on bulk silicon featuring deep trenchand shallow trench isolation. Device simulations based on SEMcross-sections and SIMS data were performed and the resultscompared to the fabricated transistors.</p><p><b>Key words:</b>Silicon-Germanium(SiGe), SiGeC,heterojunction bipolar transistor(HBT), nickel silicide,selectively implanted collector(SIC), device simulation, SiGeClayer stability, high resolution x-ray diffraction(HRXRD),silicon-on-insulator(SOI), self-heating.</p>

The motivation behind this work is to target the demand for high-speed medium-resolution ADCs for satellite communication systems. An 8-bit, 12.5GS/s folding-interpolating ADC was designed in 0.25µm, 190GHz SiGe BiCMOS technology from IHP. The ADC consists of a THA, a reference resistor ladder, folding amplifiers, an interpolating resistor string, a comparator array, a digital encoder, a coarse quantizer and a bit synchronizer. Post-layout simulation results of the ADC verify that its performance meets all the required specifications. By comparison to other high-speed ADCs, implemented in SiGe technologies, the present design features the highest sampling rate for 8-bit resolution ADCs to date with a good FOM (12.9pJ/conversion). The THA and the comparator were implemented experimentally and characterized to verify their performance and to ascertain the possibility of implementing the complete ADC. The experimental results meet the expected specifications and indicate that both circuits are suitable for the implementation of the ADC.

This PhD thesis is devoted to study electro-optic properties of Gemanium/Silicon-Germanium (Ge/SiGe) multiple quantum wells (MQWs) for light modulation, detection, and emission on Si platform. It reports the first development of high speed, low energy Ge/SiGe electro-absorption modulator in a waveguide configuration based on the quantum-confined Stark effect (QCSE), demonstrates the first Ge/SiGe photodiode with high speed performance compatible with 40 Gb/s data transmission, and realizes the first Ge/SiGe light emitting diode based on Ge direct gap transition at room temperature. Extensive DC and RF measurements were performed on each tested prototype, which was realized using the same epitaxial growth and fabrication process. Simple theoretical models were employed to describe experimental properties of the Ge/SiGe MQWs. The studies show that Ge/SiGe MQWs could potentially be employed as a new photonics platform for the development of a high speed optical link fully compatible with silicon technology.

Les travaux de recherche présentés dans cette thèse consistent principalement en la conception de fonctions intégrées radiofréquences BiCMOS SiGe exploitant des résonateurs à ondes acoustiques de volume FBAR. Contrairement aux techniques actuelles rencontrées dans l'industrie qui consistent à réaliser des filtres et des résonateurs discrets et à les associer par la suite avec les circuits actifs des émetteurs-récepteurs au niveau du boîtier, nos résonateurs sont directement réalisés sur le substrat silicium des circuits actifs RF par une technique appelée intégration " above-IC ". Avec cette méthode d'intégration, les parasites et la modélisation associés aux microsoudures (Wire Bonding) sont éliminés. Elle permet aussi de se passer des circuits d'interface et d'adaptation nécessaires dans le cas de filtres RF discrets. Ceci permet de réduire considérablement la consommation et le volume des systèmes. Des amplificateurs faible bruit filtrants et des oscillateurs visant le standard WLAN IEEE 802.11a ont ainsi été implantés en utilisant cette technique d'intégration "above IC". Les circuits obtenus sont très compacts, et leurs performances, notamment celles des oscillateurs, sont à l'état de l'art. Par ailleurs, des amplificateurs faible bruit et des VCO LC SiGe intégrés pour application WLAN 5GHz sont également présentés et leurs techniques d'optimisation sont données.

Cette thèse présente tout d'abord le travail effectué sur la modélisation non-linéaire et en bruit d'amplificateurs micro-ondes appliquée à la conception d'oscillateurs à très haute pureté spectrale. Les composants actifs faisant l'objet d'une caractérisation en bruit en régime nonlin éaire et d'une optimisation en bruit de phase, sont des transistors SiGe. Le but de ce travail est principalement de comprendre comment modéliser le bruit dans ces transistors en fonctionnement non-linéaire afin de calculer de fa¸con précise le niveau de bruit de phase des amplificateurs utilisés dans une boucle d'oscillation. Cette modélisation fine nous permet de concevoir un amplificateur en bande X présentant une performance en bruit de phase très intéressante pour une application d'oscillateur. De plus, la topologie utilisée pour cet amplificateur est des plus simples car n'utilisant que deux transistors en cascade. Nous obtenons ainsi un très bon compromis gain/bruit de phase. Un autre problème concerne l'application de ces mêmes techniques de caractérisation et de modélisation aux résonateurs FBAR et SMR. Ces résonateurs sont utilisés depuis peu pour la réalisation de sources hyperfréquences intégrées de grande qualité. Ils apportent cependant leur propre contribution de bruit au système, et doivent faire l'objet d'une approche de modélisation non-linéaire et en bruit. Ce manuscrit de thèse présente tout d'abord les différentes techniques de mesure de bruit des composants actifs, qu'il s'agisse de transistors ou encore de résonateurs intégrés. Il décrit ensuite des techniques de modélisation de composants en régime non-linéaire, incluant les sources de bruit. La conception et l'optimisation d'un amplificateur à faible bruit de phase est ensuite détaillée. Cet amplificateur en technologie hybride présente une excellente performance en bruit de phase pour une consommation réduite. Enfin, les techniques de mesures et de modélisation précédemment décrites sont appliquées aux résonat eurs SMR et FBAR afin d'extraire leur contributions en bruit, ainsi qu'un modèle non-linéaire et en bruit de ces composants. Ce travail démontre ainsi la faisabilité d'une modélisation fine du bruit en régime nonlin éaire. Celle-ci peut être très utile pour concevoir et optimiser des circuits destinés à être intégrés dans des sources stables ou ultrastables, que ce soit pour des applications tempsfr équence pour lesquelles une très haute pureté spectrale est nécessaire, ou pour des applications MMIC où la pureté spectrale et le fort niveau d'intégration doivent être obtenu simultanément.

Les architectures des dispositifs Silicium-Sur-Isolant (SOI) représentent des alternatives attractives par rapport à celles en Si massif grâce à l'amélioration des performances des transistors et des circuits. Dans ce contexte, les plaquettes SOI doivent être d'excellente qualité.Dans cette thèse nous développons des nouveaux outils de caractérisation électrique et des modèles pour des substrats SOI avancés. La caractérisation classique pseudo-MOSFET (pseudo-MOSFET) pour le SOI a été revisitée et étendue pour des mesures à basses températures. Les variantes enrichies de pseudo-MOSFET, proposées et validées sur des nombreuses géométries, concernent des mesures split C-V et des mesures bruit basse fréquence. A partir des courbes split C-V, une méthode d'extraction de la mobilité effective a été validée. Un modèle expliquant les variations de la capacité avec la fréquence s'accorde bien avec les résultats expérimentaux. Le pseudo-MOSFET a été aussi étendu pour les films SOI fortement dopés et un modèle pour l'extraction des paramètres a été élaboré. En outre, nous avons prouvé la possibilité de caractériser des nanofils de SiGe empilés dans des architectures 3D, en utilisant le concept pseudo-MOSFET. Finalement, le SOI ultra-mince dans la configuration pseudo-MOSFET s'est avéré intéressant pour la détection des nanoparticules d'or.