Advances in wireless technology have recently led to the potential for higher data rates and greater functionality. Wireless home and business networks and 3G and 4G cellular phone systems are promising technologies striving for market acceptance, requiring low-cost, low-power, and compact solutions. One approach to meet these demands is system-on-a-chip (SoC) integration, where RF/analog and digital circuitry reside on the same chip, creating a mixed-signal environment. Concurrently, there is tremendous incentive to utilize Si-based technologies to leverage existing fabrication and design infrastructure and the corresponding economies of scale. While the SoC approach is attractive, it presents major challenges for circuit designers, particularly in the design of monolithic voltage controlled oscillators (VCOs). VCOs are important components in the up or downconversion of RF signals in wireless transceivers. VCOs must have very low phase noise and spurious emissions, and be extremely power efficient to meet system requirements. To meet these specifications, VCOs require high-quality factor (Q) tank circuits and reduction of noise from active devices; however, the lack of high-quality monolithic inductors, along with low noise transistors in traditional Si technologies, has been a limiting factor. This thesis presents the design, characterization, and comparison of three monolithic 3-4 GHz VCOs and an integrated 5-6 GHz VCO with tunable polyphase outputs. Each VCO is designed around a differential -G_{M} core with an LC tank circuit. The circuits exploit two Si-based device technologies: Silicon Germanium (SiGe) Heterojunction Bipolar Transistors (HBTs) for a cross-coupled collectors circuit and Graded-Channel MOS (GC-MOS) transistors for a complementary (CMOS) implementation. The circuits were fabricated using the Motorola 0.4 μm CDR1 SiGe BiCMOS process, which consists of four interconnected metal layers and a thick copper (10 μm) metal bump layer for improved inductive components. The VCO implementations are targeted to meet the stringent phase noise specifications for the GSM/EGSM 3G cellular standard. The specifications state that the VCO output cannot exceed -162 dBc/Hz sideband noise at 20 MHz offset from the carrier. Simultaneously, oscillators must be designed to address other system level effects, such as feed-through of the local oscillator (LO). LO feed-through directly results in self-mixing in direct conversion receivers, which gives rise to unwanted corrupting DC offsets. Therefore, a system-level strategy is employed to avoid such issues. For example, multiplying the oscillator frequency by two or four times can help avoid self-mixing during downconversion by moving the LO out of the bandwidth of the RF front-end. Meanwhile, direct conversion or low-IF (intermediate frequency) receiver architectures utilize in-phase and quadrature (I/Q) downconversion signal recovery and image rejection. Any imbalance between the I and Q channels can result in an increase in bit-error-rate (BER) and/or decrease in the image rejection ratio (IRR). To compensate for such an imbalance, an integrated tunable polyphase filter is implemented with a VCO. Control voltages between the differential I and Q channels can be individually controlled to help compensate for I/Q mismatches. This thesis includes an introduction to design flow and layout strategies for oscillator implementations. A detailed comparison of the advantages and disadvantages of the SiGe HBTs and GC-MOS device in 3-4 GHz VCOs is presented. In addition, an overview of full-wave electromagnetic characterization of differential dual inductors is given. The oscillators are characterized for tuning range, output power, and phase noise. Finally, new measurement techniques for the 5-6 GHz VCO with a tunable polyphase filter are explored. A comparison between the time and frequency approaches is also offered. / Master of Science

Durant ces dernières années, l’apparition de nouvelles architectures (FDSOI, FinFETs ou NW-FETs) et l’utilisation de nouveaux matériaux (notamment SiGe) ont permis de repousser les limites des performances des dispositifs MOS et de contourner l’effet canal court inhérent à la miniaturisation des composants. Cependant, pour toutes ces nouvelles architectures, la résistance de contact se dégrade au fil des nœuds technologiques. Celle-ci dépend fortement de deux paramètres physiques : la concentration de dopants actifs proches de la surface du semi-conducteur et de la hauteur de barrière Schottky du contact siliciuré. De multiples procédés avancés ont été proposé pour améliorer ces deux paramètres physiques (pré-amorphisation, recuit laser, ségrégation de dopants, etc…). Afin d’optimiser les conditions expérimentales de ces nouvelles techniques de fabrication, il est primordial de pouvoir caractériser avec fiabilité leur impact sur les deux grandeurs physiques citées. Dans le cadre de cette thèse, deux thématiques dédiées à l’étude de chacun des paramètres sont abordées, explicitant les méthodes de caractérisation développées ainsi que des exemples concrets d’applications. La première partie concerne l’étude de la concentration de dopants actifs proches de la surface du semi-conducteur. Dans cet axe, nous avons mis en place une méthode d’Effet Hall Différentiel (DHE). Cette technique combine gravures successives et mesures par effet Hall conventionnel afin d’obtenir le profil de concentration de dopants actifs en fonction de la profondeur. Nous avons développé et validé une méthode de gravure chimique et de mesure électrique pour des couches ultra-minces de SiGe et de Si dopées. Les profils de concentration générés ont une résolution en profondeur inférieure à 1 nm et ont permis d’étudier de façon approfondie dans les premiers nanomètres proches de la surface de couches fabriquées grâce à des techniques d’implantation et de recuit avancées comme par exemple, la croissance en phase solide activée par recuit laser. La deuxième partie porte sur la mesure de hauteurs de barrière Schottky pour des contacts siliciurés. Durant cette étude, nous avons transféré une technique se basant sur des diodes en tête bêche pour caractériser l’impact de la ségrégation de différentes espèces à l’interface siliciure/semi-conducteur sur la hauteur de barrière Schottky d’un contact en siliciure de platine. Cette méthode de mesure associée à des simulations physiques a permis d’une part, d’extrairer avec fiabilité des hauteurs de barrières avec une précision de 10meV et d’autre part, d’effectuer une sélection des meilleures conditions de ségrégation de dopants pour la réduction de la hauteur de barrière Schottky. Pour conclure, ce projet a rendu possible le développement de méthodes de caractérisation pour l’étude de matériaux utilisés en nanoélectronique. De plus, nous avons pu apporter des éclaircissements concernant l’impact de techniques d’implantation ionique alternatives sur des couches de Si et SiGe ultrafines, et ce, dans le but de réduire la résistance de contact entre siliciure et semi-conducteur dans le module source-drain de transistors ultimes. / During the past few decades, the emergence of new architectures (FDSOI, FinFETs or NW-FETs) and the use of new materials (like silicon/germanium alloys) allowed to go further in MOS devices scaling by solving short channel effect issues. However, new architectures suffer from contact resistance degradation with size reduction. This resistance strongly depends on two parameters: the active dopant concentration close to the semi-conductor surface and the Schottky barrier height of the silicide contact. Many solutions have been proposed to improve both of these physical parameters: pre-amorphisation, laser annealing, dopant segregation and others. In order to optimize the experimental conditions of these fabrication techniques, it is mandatory to measure precisely and reliably their impact on cited parameters.Within the scope of this thesis, two parts are dedicated to each lever of the contact resistance, each time precising the developed characterization method and concrete application studies. The first part concerns the study of the active dopant concentration close to the semi-conductor surface. In this axis, we developed a Differential Hall Effet method (DHE) which can provide accurate depth profiles of active dopant concentration combining successive etching processes and conventional Hall Effect measurements. To do so, we validated layer chemical etching and precise electrical characterization method for doped Si and SiGe. Obtained generated profiles have a sub-1nm resolution and allowed to scan the first few nanometers of layers fabricated by advanced ion implantation and annealing techniques, like solid-phase epitaxy regrowth activated by laser annealing. In the second part, we focused on the measurement of Schottky barrier height of platinum silicide contact. We transferred a characterization method based on back-to-back diodes structure to measure platinum silicide contacts with different dopant segregation conditions. The electrical measurements were then fitted with physical models to extract Schottky barrier height with a precision of about 10meV. This combination between measurements and simulations allowed to point out the best ion implantation and annealing conditions for Schottky barrier height reduction.To conclude, thanks to this project, we developed highly sensitive characterization methods for nanoelectronics application. Moreover, we brought several clarifications on the impact of alternative ion implantation and annealing processes on Si and SiGe ultra-thin layers in the perspective of contact resistance reduction in FDSOI source-drain module.

La diffraction électronique en mode précession (PED) est une méthode récente d’acquisition de clichésde diffraction permettant de minimiser les interactions dynamiques. L’objectif de cette thèse est dedévelopper une méthodologie d’acquisition et de traitement des clichés de diffraction en modeprécession afin de mesurer les champs de déformation en combinant une résolution spatialenanométrique et une sensibilité inférieure à 10-3 typiquement obtenues par d’autres techniques usuellesde microscopie, telle que l’imagerie haute-résolution. Les mesures ont été réalisées sur un JEOL 2010Aéquipé du module de précession Digistar produit par la société Nanomegas.Un système modèle constitué de multicouches Si/SiGe de concentrations connues en Ge a été utilisépour évaluer les performances de la méthodologie développée dans cette thèse. Les résultats indiquentune sensibilité sur la mesure de contraintes qui atteint, au mieux, 1x10-4 et un accord excellent avec lescontraintes simulées par éléments finis. Cette nouvelle méthode a pu ensuite être appliquée sur despuits quantique d’InGaAs et sur des transistors de type Ω−gate.La dernière partie traite d’un nouvel algorithme permettant d’évaluer de manière robuste et rapide lapolycristallinité des matériaux à partir d’une mesure PED. Nous donnons des exemples d’applicationde cette méthode sur divers dispositifs / Precession electron diffraction (PED) is a recent technique used to minimize acquired diffractionpatterns dynamic effects. The primary intention of this PhD work is to improve PED (PrecessionElectron Diffraction) data analysis and treatment methodologies in order to measure the strain at thenanoscale. The strain measurement is intended to reach a 10-3 strain precision as well as usualmicroscopy techniques like high-resolution imaging. To this end, measurements were made with aJEOL 2010A with a Digistar Nanomegas precession module.The approach developed has been used and tested by measuring the strain in a Si/SiGe multilayeredreference sample with a known Ge Content. Strain measurements reached 1x10-4 sensitivity withexcellent finite element strain simulation agreement. This process has been also applied to measure thestrain in microelectronic InGaAs Quantum Well and an "Ω-gate" experimental transistor devices.The second approach developed has been made to provide a robust means of studying electrontransparent nanomaterial polycrystallinity with precession. Examples of applications of this analysismethod are shown on different devices.

Cette thèse est consacrée à l’étude des propriétés optiques et optoélectroniques autour de la bande interdite directe des structures à puits quantiques Ge/SiGe pour la modulation, la photodétection et l’émission de lumière sur la plateforme silicium. Les principaux composants réalisés sont : un modulateur optique en guide d’onde, rapide et à faible puissance électrique, basé sur l’Effet Stark Confiné Quantiquement, les premières photodiodes Ge/SiGe dont le comportement fréquentiel est compatible avec les transmissions de données à 40 Gbit/s, et la première diode à électroluminescence à puits quantiques Ge/SiGe, base sur la transition directe de ces structures et fonctionnant à température ambiante. Les caractérisations statiques et fréquentielles ont été réalisées sur l’ensemble des composants, qui ont tous été fabriqués avec la même structure épitaxiée et les mêmes procédés de fabrication. Des modèles théoriques simples ont ensuite été utilisés pour décrire analyser les comportements observés. Finalement les études menées permettent de conclure que les structures à puits quantiques Ge/SiGe sont un candidat de choix pour la réalisation d’une nouvelle plateforme photonique à haut débit, totalement compatible avec les technologies silicium. / This PhD thesis is devoted to study electro-optic properties of Gemanium/Silicon-Germanium (Ge/SiGe) multiple quantum wells (MQWs) for light modulation, detection, and emission on Si platform. It reports the first development of high speed, low energy Ge/SiGe electro-absorption modulator in a waveguide configuration based on the quantum-confined Stark effect (QCSE), demonstrates the first Ge/SiGe photodiode with high speed performance compatible with 40 Gb/s data transmission, and realizes the first Ge/SiGe light emitting diode based on Ge direct gap transition at room temperature. Extensive DC and RF measurements were performed on each tested prototype, which was realized using the same epitaxial growth and fabrication process. Simple theoretical models were employed to describe experimental properties of the Ge/SiGe MQWs. The studies show that Ge/SiGe MQWs could potentially be employed as a new photonics platform for the development of a high speed optical link fully compatible with silicon technology.

La diffraction électronique en mode précession (PED) est une méthode récente d’acquisition de clichésde diffraction permettant de minimiser les interactions dynamiques. L’objectif de cette thèse est dedévelopper une méthodologie d’acquisition et de traitement des clichés de diffraction en modeprécession afin de mesurer les champs de déformation en combinant une résolution spatialenanométrique et une sensibilité inférieure à 10-3 typiquement obtenues par d’autres techniques usuellesde microscopie, telle que l’imagerie haute-résolution. Les mesures ont été réalisées sur un JEOL 2010Aéquipé du module de précession Digistar produit par la société Nanomegas.Un système modèle constitué de multicouches Si/SiGe de concentrations connues en Ge a été utilisépour évaluer les performances de la méthodologie développée dans cette thèse. Les résultats indiquentune sensibilité sur la mesure de contraintes qui atteint, au mieux, 1x10-4 et un accord excellent avec lescontraintes simulées par éléments finis. Cette nouvelle méthode a pu ensuite être appliquée sur despuits quantique d’InGaAs et sur des transistors de type Ω−gate.La dernière partie traite d’un nouvel algorithme permettant d’évaluer de manière robuste et rapide lapolycristallinité des matériaux à partir d’une mesure PED. Nous donnons des exemples d’applicationde cette méthode sur divers dispositifs / Precession electron diffraction (PED) is a recent technique used to minimize acquired diffractionpatterns dynamic effects. The primary intention of this PhD work is to improve PED (PrecessionElectron Diffraction) data analysis and treatment methodologies in order to measure the strain at thenanoscale. The strain measurement is intended to reach a 10-3 strain precision as well as usualmicroscopy techniques like high-resolution imaging. To this end, measurements were made with aJEOL 2010A with a Digistar Nanomegas precession module.The approach developed has been used and tested by measuring the strain in a Si/SiGe multilayeredreference sample with a known Ge Content. Strain measurements reached 1x10-4 sensitivity withexcellent finite element strain simulation agreement. This process has been also applied to measure thestrain in microelectronic InGaAs Quantum Well and an "Ω-gate" experimental transistor devices.The second approach developed has been made to provide a robust means of studying electrontransparent nanomaterial polycrystallinity with precession. Examples of applications of this analysismethod are shown on different devices.

Les architectures des dispositifs Silicium-Sur-Isolant (SOI) représentent des alternatives attractives par rapport à celles en Si massif grâce à l’amélioration des performances des transistors et des circuits. Dans ce contexte, les plaquettes SOI doivent être d’excellente qualité.Dans cette thèse nous développons des nouveaux outils de caractérisation électrique et des modèles pour des substrats SOI avancés. La caractérisation classique pseudo-MOSFET (-MOSFET) pour le SOI a été revisitée et étendue pour des mesures à basses températures. Les variantes enrichies de -MOSFET, proposées et validées sur des nombreuses géométries, concernent des mesures split C-V et des mesures bruit basse fréquence. A partir des courbes split C-V, une méthode d'extraction de la mobilité effective a été validée. Un modèle expliquant les variations de la capacité avec la fréquence s’accorde bien avec les résultats expérimentaux. Le -MOSFET a été aussi étendu pour les films SOI fortement dopés et un modèle pour l'extraction des paramètres a été élaboré. En outre, nous avons prouvé la possibilité de caractériser des nanofils de SiGe empilés dans des architectures 3D, en utilisant le concept -MOSFET. Finalement, le SOI ultra-mince dans la configuration -MOSFET s'est avéré intéressant pour la détection des nanoparticules d'or. / Silicon-On-Insulator (SOI) device architectures represent attractive alternatives to bulk ones thanks to the improvement of transistors and circuits performances. In this context, the SOI starting material should be of prime quality.In this thesis, we develop novel electrical characterization tools and models for advanced SOI substrates. The classical pseudo-MOSFET (-MOSFET) characterization for SOI was revisited and extended to low temperatures. Enriched variants of -MOSFET, proposed and demonstrated on numerous geometries, concern split C-V and low-frequency noise measurements. Based on split C-V, an extraction method for the effective mobility was validated. A model explaining the capacitance variations with the frequency shows good agreement with the experimental results. The -MOSFET was also extended to highly doped SOI films and a model for parameter extraction was derived. Furthermore, we proved the possibility to characterize SiGe nanowire 3D stacks using the -MOSFET concept. Finally thin film -MOSFET proved to be an interesting, technology-light detector for gold nanoparticles.

L'objectif principal de cette thèse est de proposer et d'évaluer une nouvelle architecture de Transistor Bipolaire à Héterojonction (TBH) Si/SiGe s’affranchissant des limitations de l'architecture conventionnelle DPSA-SEG (Double-Polysilicium Self-Aligned, Selective Epitaxial Growth) utilisée dans la technologie 55 nm Si/SiGe BiCMOS (BiCMOS055) de STMicroelectronics. Cette nouvelle architecture est conçue pour être compatible avec la technologie 28-nm FD-SOI (Fully Depleted Si-licon On Insulator), avec pour objectif d'atteindre la performance de 400 GHz de fT et 600 GHz de fMAX dans ce noeud. Pour atteindre cet objectif ambitieux, plusieurs études complémentaires ont été menées: 1/ l'exploration et la comparaison de différentes architectures de TBH SiGe, 2/ l'étalonnage TCAD en BiCMOS055, 3/ l'étude du budget thermique induit par la fabrication des technologies BiCMOS, et finalement 4/ l'étude d'une architecture innovante et son optimisation. Les procédés de fabrication ainsi que les modèles physiques (comprenant le rétrécissement de la bande interdite, la vitesse de saturation, la mobilité à fort champ, la recombinaison SRH, l'ionisation par impact, la résistance distribuée de l'émetteur, l'auto-échauffement ainsi que l’effet tunnel induit par piégeage des électrons), ont été étalonnés dans la technologie BiCMOS055. L'étude de l’impact du budget thermique sur les performances des TBH SiGe dans des noeuds CMOS avancés (jusqu’au 14 nm) montre que le fT maximum peut atteindre 370 GHz dans une prochaine génération où les profils verticaux du BiCMOS055 seraient ‘simplement’ adaptés à l’optimisation du budget thermique total. Enfin, l'architecture TBH SiGe EXBIC, prenant son nom d’une base extrinsèque épitaxiale isolée du collecteur, est choisie comme la candidate la plus prometteuse pour la prochaine génération de TBH dans une technologie BiCMOS FD-SOI dans un noeud 28 nm. L'optimisation en TCAD de cette architecture résulte en des performances électriques remarquables telles que 470 GHz fT et 870 GHz fMAX dans ce noeud technologique. / The ultimate objective of this thesis is to propose and evaluate a novel SiGe HBT architec-ture overcoming the limitation of the conventional Double-Polysilicon Self-Aligned (DPSA) archi-tecture using Selective Epitaxial Growth (SEG). This architecture is designed to be compatible with the 28-nm Fully Depleted (FD) Silicon On Insulator (SOI) CMOS with a purpose to reach the objec-tive of 400 GHz fT and 600 GHz fMAX performance in this node. In order to achieve this ambitious objective, several studies, including the exploration and comparison of different SiGe HBT architec-tures, 55-nm Si/SiGe BiCMOS TCAD calibration, Si/SiGe BiCMOS thermal budget study, investi-gating a novel architecture and its optimization, have been carried out. Both, the fabrication process and physical device models (incl. band gap narrowing, saturation velocity, high-field mobility, SRH recombination, impact ionization, distributed emitter resistance, self-heating and trap-assisted tunnel-ing, as well as band-to-band tunneling), have been calibrated in the 55-nm Si/SiGe BiCMOS tech-nology. Furthermore, investigations done on process thermal budget reduction show that a 370 GHz fT SiGe HBT can be achieved in 55nm assuming the modification of few process steps and the tuning of the bipolar vertical profile. Finally, the Fully Self-Aligned (FSA) SiGe HBT architecture using Selective Epitaxial Growth (SEG) and featuring an Epitaxial eXtrinsic Base Isolated from the Collector (EXBIC) is chosen as the most promising candidate for the 28-nm FD-SOI BiCMOS genera-tion. The optimization of this architecture results in interesting electrical performances such as 470 GHz fT and 870 GHz fMAX in this technology node.

Le travail de cette thèse porte sur l’identification et le contrôle des propriétés thermiques et acoustiques de nanostructures à fort potentiel thermoélectrique appelés « Super-réseaux ». Le manuscrit comporte trois parties : La première partie est consacrée à la description théorique des phénomènes de transport thermique par diffusion dans les solides isolants et semi-conducteurs. Nous abordons tout d’abord le point de vue atomique, puis macroscopique en utilisant la méthode des quadripôles thermiques. La fin du chapitre est consacrée aux propriétés acoustiques et thermiques des super-réseaux. La deuxième partie présente et compare les méthodes de Thermoreflectance laser synchrone et asynchrone utilisées pour extraire les propriétés thermiques de couches minces et de super-réseaux. Nous montrons que dans le cas synchrone, les signaux sont soumis à des artefacts modifiant leur allure et rendant difficile l’identification des propriétés thermiques. Dans le cas asynchrone, la suppression de tous les éléments mobiles permet d’obtenir un signal sans artéfact. Nous traitons ensuite des fonctions de sensibilité au modèle développé puis nous validons la méthode d’identification en estimant la conductivité thermique d’un film mince de SiO2. La troisième partie présente les résultats des identifications de la conductivité thermique de différents super-réseaux de SiGe. Nous montrons que les résistances d’interface jouent un rôle majeur dans l’explication de la réduction de la conductivité thermique. Nous étudions également des super-réseaux contenant des îlots de Ge, nous montrons que de telles structures permettent d’obtenir non seulement des conductivités proches de celles des matériaux amorphes, mais le comportement linéaire de la conductivité en fonction de la période montre qu’il est possible de contrôler cette dernière. Enfin, nous utilisons la Thermoreflectance pour réaliser une étude de spectroscopie THz de phonons cohérents dans les super-réseaux et nous mettons en évidence la sélectivité spectrale des ces nanostructures. / The work presented in this thesis deals with identification and control of the thermal and acoustic properties of high thermoelectric potential nanostructures called “superlattices”. This thesis is divided in three parts: The first part gives a theoretical description of thermal diffusion in insulating and semiconducting materials. We first broach the atomic description then the macroscopic view using the Thermal Quadrupole model. The end of this chapter deals with acoustic and thermal properties specific to superlattices. The second part describes and compares synchronous and asynchronous thermoreflectance techniques used to extract thermal properties of thin films and superlattices. We find that for the synchronous case signals are subject to artifacts which confound parameter estimations. For the asynchronous case, we find that lack of a mechanical translation stage removes these artifacts. We then investigate the sensitivity functions, and finally validate our identification method by estimation of the thermal conductivity of a SiO2 thin film. The third part presents the results of thermal parameter identification in SiGe superlattices. We show that thermal interfaces play a major role to in the overall thermal conductivity. We also study superlattices with Ge nanodots and show that for such structures we are able to obtain thermal conductivity values near the amorphous values. Moreover, the linear behavior of the thermal conductivity with period thickness shows that it is possible to control this value. Finally, we use Thermoreflectance to perform THz coherent phonon spectroscopy of superlattices, revealing the spectral selectivity of these nanostructures.

Ce travail de thèse s’inscrit dans le cadre d’un projet Français « VéLo » qui est une collaboration entre l’industriel STMicroelectronics et plusieurs laboratoires dont les laboratoires IMS-bordeaux et LAAS. Le but du projet est de concevoir un prototype de radar anticollision millimétrique. Dans ce travail un synthétiseur de fréquence est implémenté. Ce dernier sera intégré dans la chaine de réception du démonstrateur. Une étude bibliographique des architectures classiques de système de radiocommunication a été réalisée. Des exemples d’architectures rencontrées dans le domaine millimétrique ont été étudiés.L’objet principal de cette thèse est l’étude des oscillateurs synchronisés par injection ILO. L’objectif est de réaliser un oscillateur verrouillé par injection qui sera piloté par un oscillateur de fréquence plus basse possédant des caractéristiques de stabilité et de bruit meilleures.Dans ce travail de thèse, le mécanisme de verrouillage des oscillateurs par injection a été décrit. Un modèle de synchronisation par injection série, basé sur la théorie de Huntoon Weiss et inspiré du travail de Badets réalisé sur les oscillateurs synchrones verrouillés par injection parallèle, est proposé. La théorie établie a permis d’exprimer la plage de synchronisation en fonction de la topologie utilisée et des composants de la structure. La validité de la théorie a été évaluée par la simulation de la structure. Les résultats présentés montrent une bonne concordance entre la simulation et la théorie et permettent de valider le principe de synchronisation par injection. La faisabilité de l’intégration d’un ILO millimétrique synchronisé par l’harmonique d’un signal de référence de fréquence plus basse a été démontrée expérimentalement. Le synthétiseur de fréquence est réalisé en technologie BiCMOS 130nm pour des applications millimétriques de STMicroelectronics. Ce dernier opère dans une plage de 2GHz autour de la fréquence 82,5GHz. Les performances en bruit du synthétiseur sont satisfaisantes. Le bruit de phase de l’ILO recopie celui du signal injecté. Les équipements de mesures utilisés, le bruit de phase de l’oscillateur atteint des valeurs inférieures à -110dBc/Hz à 1MHz de la porteuse. / This thesis is a part of a French project "VELO". The project is collaboration between STMicroelectronics and several laboratories including IMS-Bordeaux and LAAS laboratories. The aim of this project is to achieve a prototype of millimeter anti-collision radar. In this work a frequency synthesizer is implemented. This circuit will be incorporated in the reception chain of the demonstrator. A bibliographical study of classical architecture was completed. Examples of architectures encountered in the millimeter frequency range have been studied. The purpose of this thesis is to study the phenomena of synchronization in oscillators. The objective is to design an injection locked oscillator ILO driven by another oscillator, the second oscillator operates at lower frequency and offers better stability and noise characteristics.In this thesis, the injection locking mechanism of the oscillators has been described. A model of synchronization by series injection is proposed. The model is based on the theory of Huntoon and Weiss and inspired by Badets’ work performed on parallel injection. The theory expresses the synchronized frequency range depending on the used topology and the values of the components. The validity of the theory was evaluated by simulation. The results show good agreement between simulation and theory and validate the principle of synchronization by injection.The feasibility of a millimeter ILO synchronized by the harmonic of a reference signal operating at lower frequency has been demonstrated experimentally. The synthesizer was implemented in BiCMOS technology for 130nm applications millimeter of STMicroelectronics. The oscillator operates at 82.5 GHz and performs a frequency range of 2GHz. The noise performance of the synthesizer is satisfactory. The phase noise of the ILO depends on the reference phase noise, and reaches values of -110dBc/Hz at 1MHz from the carrier frequency.

The field of infrared (IR) detector technology has shown vast improvements in terms of speed and performance over the years. Specifically the dynamic range (DR) and sensitivity of detectors showed significant improvements. The most commonly used technique of implementing these IR detectors is the use of charge-coupled devices (CCD). Recent developments show that the newly investigated bipolar complementary metal-oxide semiconductor (BiCMOS) devices in the field of detector technology are capable of producing similar quality detectors at a fraction of the cost. Prototyping is usually performed on low-cost silicon wafers. The band gap energy of silicon is 1.17 eV, which is too large for an electron to be released when radiation is received in the IR band. This means that silicon is not a viable material for detection in the IR band. Germanium exhibits a band gap energy of 0.66 eV, which makes it a better material for IR detection. This research is aimed at improving DR and sensitivity in IR detectors. CCD technology has shown that it exhibits good DR and sensitivity in the IR band. CMOS technology exhibits a reduction in prototyping cost which, together with electronic design automation software, makes this an avenue for IR detector prototyping. The focus of this research is firstly on understanding the theory behind the functionality and performance of IR detectors. Secondly, associated with this, is determining whether the performance of IR detectors can be improved by using silicon germanium (SiGe) BiCMOS technology instead of the CCD technology most commonly used. The Simulation Program with Integrated Circuit Emphasis (SPICE) was used to realise the IR detector in software. Four detectors were designed and prototyped using the 0.35 µm SiGe BiCMOS technology from ams AG as part of the experimental verification of the formulated hypothesis. Two different pixel structures were used in the four detectors, which is the silicon-only p-i-n diodes commonly found in literature and diode-connected SiGe heterojunction bipolar transistors (HBTs). These two categories can be subdivided into two more categories, which are the single-pixel-single-amplifier detectors and the multiple-pixel-single-amplifier detector. These were needed to assess the noise performance of different topologies. Noise influences both the DR and sensitivity of the detector. The results show a unique shift of the detecting band typically seen for silicon detectors to the IR band, accomplished by using the doping feature of HBTs using germanium. The shift in detecting band is from a peak of 250 nm to 665 nm. The detector still accumulates radiation in the visible band, but a significant portion of the near-IR band is also detected. This can be attributed to the reduced band gap energy that silicon with doped germanium exhibits. This, however, is not the optimum structure for IR detection. Future work that can be done based on this work is that the pixel structure can be optimised to move the detecting band even more into the IR region, and not just partially. / Dissertation (MEng)--University of Pretoria, 2013. / Electrical, Electronic and Computer Engineering / unrestricted