Modern systems fulfil calculation tasks across the hardware- software boundary. Tasks are divided into coarse parallel subtasks that run on distributed resources. These resources are classified into a software (SW) and a hardware (HW) domain. The software domain usually contains processors for general purpose or digital signal calculations. Dedicated co-processors such as encryption or video en-/decoding units belong to the hardware domain. Nowadays, a decision in which domain a certain subtask will be executed in a system is usually taken during system level design. This is done on the basis of certain assumptions about the system requirements that might not hold at runtime. The HW/SW partitioning is static and cannot adapt to dynamically changing system requirements at runtime. Our contribution to tackle this, is to combine a ESL based HW/SW codesign methodology with a coarse grained reconfigurable System on Chip architecture. We propose this as Preemptive HW/SW-Threading.

Reliability of integrated circuit (IC) packages is in great demand for the automotive industry, as they are used in almost every electronic components. IC packages consist of essentially molding compound (MC), lead frame (LF), adhesive and a silicon chip. The elastic mismatch between the components makes the interfaces susceptible to crack initiation, propagation and eventual failure. The main reason of the failure is the thermo-mechanical cycles during the service time. This work presents the robustness estimation and the reliability based robustness improvement of an IC package by minimization of both crack driving force and its standard deviation at the MC and the LF interface with respect to the fatigue fracture toughness. The robustness evaluation and robust design optimization were performed by taking the uncertainty in geometrical parameters into account. Evidently, there are more robust and reliable designs than the current design which have less crack driving force and show less variation. In order to quantify the reliability with respect to the variation of the crack driving force, the fatigue fracture toughness of the interface was characterized under isothermal conditions at 25 ◦C and −40 ◦C with a three point bending test apparatus. The interface characterizations at low temperatures like −40 ◦C is a main concern due to large stress generation during the reliability tests. After then, a test methodology was prepared to validate the fatigue fracture toughness of the interface in the package level. Artificial cracks were introduced at the MC-LF interface in IC packages to predict the crack growth under thermal cycling over a temperature range of −50 ◦C to 150 ◦C. A prediction quality assisted to validate, whether the fatigue fracture toughness, which was obtained mechanically under isothermal conditions, could be used to predict the crack growth in the IC package under thermo-mechanical cycles. Material characterization of the MC and the LF was performed to acquire the fatigue fracture toughness and the crack length by the compliance calibration method as accurate as possible. The mechanical modeling of both materials was accomplished with elasticity plus plasticity at the room temperature. Then the material models were verified by using the behavior of the bi-material structure under three point bending. As the numerical simulations were used to calculate the fracture toughness, this thesis also presents a comparison between the methods in the literature by using finite element simulations. The results were compared with the analytic solution according to their accuracy, ease of implementation and mesh independence. Simultaneously, various crack tip elements were analyzed in contrast considering their capability of fracture toughness calculation. The analyses were included different fracture mechanical concepts from linear elastic to elastic plastic fracture mechanics. The comparison led to a more convenient method and crack tip element preference for the interface characterization.

Die vorliegende Arbeit verfolgt das Ziel, Cu(Ag)-Dünnschichten als potentiellen Werkstoff für Leiterbahnen in der Mikroelektronik zu untersuchen. Für die Beurteilung dieses Materialsystems wurden vier Schwerpunkte bezüglich der Schichtcharakterisierung definiert: Herstellung, Gefüge, thermomechanische Eigenschaften, Elektromigrationsresistenz. Grundlage sämtlicher Untersuchungen ist eine geeignete Probenpräparation. In Anlehnung an Technologien, die zur Zeit bei der Herstellung von reinen Cu-Leiterbahnen Anwendung finden, erfolgte die Beschichtung der Cu(Ag)-Schichten (Dicke bis 1 µm) galvanisch aus einem schwefelsauren Elektrolyten unter Additiveinsatz auf thermisch oxidierten Siliziumwafern. Hierbei war nicht nur die Abscheidung von ganzflächigen Dünnschichten, sondern auch die Beschichtung auf strukturierte Substrate von Interesse. Die erzeugten Schichtproben werden in ihren Gefügeeigenschaften, vergleichend zu reinen Kupferschichten, charakterisiert. Hierzu zählen Korngrößen und -orientierungen, thermisches Gefügeverhalten, Einbau, Verteilung und Segregation von Silber und Fremdstoffen sowie die elektrischen Eigenschaften. Von grundsätzlicher Bedeutung für das Elektromigrationsverhalten und damit für die Zuverlässigkeit und das Leistungsvermögen sind die thermomechanischen Eigenschaften. Diese werden an ausgedehnten Schichten mit der Substratkrümmungsmessung bis zu Temperaturen von 500°C beschrieben. Die Diskussion des mechanischen Schichtverhaltens umfasst sowohl thermische als auch temporale Charakteristika. Die Untersuchungen geben einen Einblick in die wirkenden Mechanismen des Stofftransports und des Spannungsabbaus. Den Abschluss der Arbeit stellen erste Experimente zum Elektromigrationsverhalten der Cu(Ag)-Dünnschichten dar. Den Kern dieser Analysen bilden Messungen an sog. Blech-Strukturen (Materialdriftexperimente). Hierbei werden geeignete Technologien für die mikrotechnologische Herstellung von derartigen Cu(Ag)-Strukturen vorgestellt. Anhand erster Messungen wird das Elektromigrationsverhalten von Cu(Ag)-Metallisierungen in seinen Grundcharakteristika beschrieben.

Die vorliegende Arbeit verfolgt das Ziel, Cu(Ag)-Dünnschichten als potentiellen Werkstoff für Leiterbahnen in der Mikroelektronik zu untersuchen. Für die Beurteilung dieses Materialsystems wurden vier Schwerpunkte bezüglich der Schichtcharakterisierung definiert: Herstellung, Gefüge, thermomechanische Eigenschaften, Elektromigrationsresistenz. Grundlage sämtlicher Untersuchungen ist eine geeignete Probenpräparation. In Anlehnung an Technologien, die zur Zeit bei der Herstellung von reinen Cu-Leiterbahnen Anwendung finden, erfolgte die Beschichtung der Cu(Ag)-Schichten (Dicke bis 1 µm) galvanisch aus einem schwefelsauren Elektrolyten unter Additiveinsatz auf thermisch oxidierten Siliziumwafern. Hierbei war nicht nur die Abscheidung von ganzflächigen Dünnschichten, sondern auch die Beschichtung auf strukturierte Substrate von Interesse. Die erzeugten Schichtproben werden in ihren Gefügeeigenschaften, vergleichend zu reinen Kupferschichten, charakterisiert. Hierzu zählen Korngrößen und -orientierungen, thermisches Gefügeverhalten, Einbau, Verteilung und Segregation von Silber und Fremdstoffen sowie die elektrischen Eigenschaften. Von grundsätzlicher Bedeutung für das Elektromigrationsverhalten und damit für die Zuverlässigkeit und das Leistungsvermögen sind die thermomechanischen Eigenschaften. Diese werden an ausgedehnten Schichten mit der Substratkrümmungsmessung bis zu Temperaturen von 500°C beschrieben. Die Diskussion des mechanischen Schichtverhaltens umfasst sowohl thermische als auch temporale Charakteristika. Die Untersuchungen geben einen Einblick in die wirkenden Mechanismen des Stofftransports und des Spannungsabbaus. Den Abschluss der Arbeit stellen erste Experimente zum Elektromigrationsverhalten der Cu(Ag)-Dünnschichten dar. Den Kern dieser Analysen bilden Messungen an sog. Blech-Strukturen (Materialdriftexperimente). Hierbei werden geeignete Technologien für die mikrotechnologische Herstellung von derartigen Cu(Ag)-Strukturen vorgestellt. Anhand erster Messungen wird das Elektromigrationsverhalten von Cu(Ag)-Metallisierungen in seinen Grundcharakteristika beschrieben.

As a possible alternative for growing seed layers required for electrochemical Cu deposition of metallization systems in ULSI circuits, the atomic layer deposition (ALD) of Cu is under consideration. To avoid drawbacks related to plasma-enhanced ALD (PEALD), thermal growth of Cu has been proposed by two-step processes forming copper oxide films by ALD which are subsequently reduced. This talk, given at the 8th International Conference on Atomic Layer Deposition (ALD 2008), held in Bruges, Belgium from 29 June to 2 July 2008, summarizes the results of thermal ALD experiments from [(^<i>n</i>Bu₃P)₂Cu(acac)] precursor and wet O₂. The precursor is of particular interest as it is a liquid at room temperature and thus easier to handle than frequently utilized solids such as Cu(acac)₂, Cu(hfac)₂ or Cu(thd)₂. Furthermore the substance is non-fluorinated, which helps avoiding a major source of adhesion issues repeatedly observed in Cu CVD. As result of the ALD experiments, we obtained composites of metallic and oxidized Cu on Ta and TaN, which was determined by angle-resolved XPS analyses. While smooth, adherent films were grown on TaN in an ALD window up to about 130°C, cluster-formation due to self-decomposition of the precursor was observed on Ta. We also recognized a considerable dependency of the growth on the degree of nitridation of the TaN. In contrast, smooth films could be grown up to 130°C on SiO₂and Ru, although in the latter case the ALD window only extends to about 120°C. To apply the ALD films as seed layers in subsequent electroplating processes, several reduction processes are under investigation. Thermal and plasma-assisted hydrogen treatments are studied, as well as thermal treatments in vapors of isopropanol, formic acid, and aldehydes. So far these attempts were most promising using formic acid at temperatures between 100 and 120°C, also offering the benefit of avoiding agglomeration of the very thin ALD films on Ta and TaN. In this respect, the process sequence shows potential for depositing ultra-thin, smooth Cu films at temperatures below 150°C.

Die Dissertationsschrift stellt eine Methodik und die Infrastruktur zur Entwicklung von dynamisch verteilbaren Anwendungen für heterogene Computersysteme vor. Diese Computersysteme besitzen vielfältige Rechenwerke, die Berechnungen in den Domänen Software und Hardware realisieren. Als erster Schritt wird ein übergreifendes und integriertes Vorgehen für den Anwendungsentwurf auf Basis eines abstrakten “Single-Source” Ansatzes entwickelt. Durch die Virtualisierung der Rechenwerke wird die preemptive Verteilung der Anwendungen auch über die Domänengrenzen möglich. Die Anwendungsentwicklung für diese Computersysteme bedarf einer durchgehend automatisierten Entwurfsunterstützung. In der Arbeit wird der dazu vorgeschlagene Ansatz formalisiert und eine neuartige Unterbrechungspunktsynthese entwickelt, die ein hinsichtlich Zeit und Fläche optimiertes, präemptives Verhalten für beliebige Anwendungsbeschreibungen generiert. Das Verfahren wird beispielhaft implementiert und mittels einer FPGA- Prototypenplattform mit Linux-basierter Laufzeitumgebung anhand dreier Fallbeispiele unterschiedlicher Komplexität validiert und evaluiert. / This thesis introduces a methodology and infrastructure for the development of dynamically distributable applications on heterogeneous computing systems. Such systems execute computations using resources from both the hardware and the software domain. An integrated approach based on an abstract single-source design entry is developed that allows preemptive partitioning through virtualization of computing resources across the boundaries of differing computational domains. Application design for heterogeneous computing systems is a complex task that demands aid by electronic design automation tools. This work provides a novel synthesis approach for breakpoints that generates preemptive behaviour for arbitrary applications. The breakpoint scheme is computed for a minimal additional resource utilization and given timing constraints. The approach is implemented on an FPGA prototyping platform driven by a Linux based runtime environment. Evaluation and validation of the approach have been carried out using three different application examples.

Since there is a continuous shrinking of feature sizes in ultra-large scale integrated (ULSI) circuits, requirements on materials and technology are going to rise dramatically in the near future. In particular, at the interconnect system this calls for new concepts and materials. Therefore, carbon nanotubes (CNTs) are considered as a promising material to replace partly or entirely metal interconnects in such devices. The present thesis aims to make a contribution to the CNT growth control with the thermal chemical vapor deposition (CVD) method and the integration of CNTs as vertical interconnects (vias) in ULSI circuits. Different support/catalyst systems are examined in processes for catalyst pretreatment and CNT growth. The investigations focus on the catalyst formation and the interactions at the interfaces. Those effects are related to the CNT growth. To get an insight into interactions at interfaces, film structure, composition, and CNT growth characteristics, samples are extensively characterized by techniques like AFM, SEM, TEM, XRD, XPS, and Raman spectroscopy. Screening studies on nanoparticle formation and CNT growth with the well known system SiO2/Ni are presented. This system is characterized by a weak support/catalyst interaction, which leads to undirected growth of multi-walled CNTs (MWCNTs). By contrast, at the Ta/Ni system a strong interaction causes a wetting of catalyst nanoparticles and vertically aligned MWCNT growth. At the system W/Ni a strong interaction at the interface is found as well, but there it induces Stranski-Krastanov catalyst film reformation upon pretreatment and complete CNT growth inhibition. Studies on the SiO2/Cr/Ni system reveal that Cr and Ni act as a bi-catalyst system, which leads to a novel nanostructure defined as interlayer CNT (ICNT) structure. The ICNT films are characterized by well crystallized vertically aligned MWCNTs, which grow out a Cr/Ni layer lifted off as a continuous and very smooth layer from the substrate with the growth. Besides, this nanostructure offers new possibilities for the integration of CNTs in different electronic applications. Based on the presented possibilities of manipulating CNT growth, an integration technology was derived to fabricate CNT vias. The technology uses a surface mediated site-selective CVD for the growth of MWCNTs in via structures. Developments are demonstrated with the fabrication of via test vehicles and the site-selective growth of MWCNTs in vias on 4 inch wafers. Furthermore, the known resistance problem of CNT vias, caused by too low CNT density, is addressed by a new approach. A CNT/metal heterostructure is considered, where the metal is implemented through atomic layer deposition (ALD). The first results of the coating of CNTs with readily reducible copper oxide nanoparticles are presented and discussed. / Aufgrund der kontinuierlichen Verkleinerung von Strukturen in extrem hoch integrierten (engl. Ultra-Large Scale Integration − ULSI) Schaltkreisen werden die Anforderungen an die Materialien und die Technologie in naher Zukunft dramatisch ansteigen. Besonders im Leitbahnsystem sind neue Materialien und Konzepte gefragt. Kohlenstoffnanoröhren (engl. Carbon Nanotubes − CNT) stellen hierbei ein vielversprechendes Material dar, um teilweise oder sogar vollständig metallische Leitbahnen zu ersetzen. Die vorliegende Arbeit liefert einen Beitrag zur CNT-Wachstumskontrolle mit der thermischen Gasphasenabscheidung (engl. Chemical Vapor Deposition − CVD) sowie der Integration von CNTs als vertikale Leitungsverbindungen (Via) in ULSI-Schaltkreisen. Verschiedene Untergrund/Katalysator-Systeme werden in Prozessen zur Katalysatorvorbehandlung sowie zum CNT-Wachstum betrachtet. Die Untersuchungen richten sich insbesondere auf die Katalysatorformierung und die Wechselwirkungen an den Grenzflächen. Diese werden mit dem CNT-Wachstum in Verbindung gebracht. Für Untersuchungen von Grenzflächeninteraktionen, Schichtstruktur, Zusammensetzung sowie CNT-Wachstumscharakteristik werden Analysen mit AFM, REM, TEM, XRD, XPS und Raman-Spektroskopie genutzt. Zunächst werden Voruntersuchungen an dem gut bekannten System SiO2/Ni zur Nanopartikelformierung und CNTWachstum vorgestellt. Dieses System ist gekennzeichnet durch eine schwache Wechselwirkung zwischen Untergrund und Katalysator sowie ungerichtetem Wachstum von mehrwandigen CNTs (MWCNTs). Im Gegensatz dazu hat bei dem System Ta/Ni eine starke Interaktion an der Grenzfläche eine Katalysatornanopartikelbenetzung und vertikales MWCNT-Wachstum zur Folge. Für das W/Ni-System gelten ebenfalls starke Interaktionen an der Grenzfläche. Bei diesem System wird allerdings eine Stranski-Krastanov-Schichtformierung des Katalysators und eine vollständige Unterbindung von CNT-Wachstum erreicht. Bei dem System SiO2/Cr/Ni agieren Cr und Ni als Bi- Katalysatorsystem. Dies führt zu einer neuartigen Nanostruktur, die als Zwischenschicht-CNT (engl. Interlayer Carbon Nanotubes − ICNTs) Struktur definiert wird. Die Schichten sind durch eine gute Qualität von gerichteten MWCNTs charakterisiert, die aus einer geschlossenen, sehr glatten und von den CNTs getragenen Cr/Ni-Schicht herauswachsen. Darüber hinaus bietet die Struktur neue Möglichkeiten für die Integration von CNTs in verschiedene elektronische Anwendungen. Auf der Grundlage der vorgestellten Manipulationsmöglichkeiten von CNT-Wachstum wurde eine Integrationstechnologie für CNTs in Vias abgeleitet. Der Ansatz ist eine oberflächeninduzierte selektive CVD von vertikal gerichteten MWCNTs in Via-Strukturen. Diese Technologie wird mit der Herstellung von einem Via-Testvehikel und dem selektiven CNT-Wachstum in Vias auf 4 Zoll Wafern demonstriert. Um das Widerstandsproblem von CNT-Vias, verursacht durch eine zu niedrige CNT-Dichte, zu reduzieren, wird eine Technologieerweiterung vorgeschlagen. Der Ansatz geht von einer CNT/Metall-Heterostruktur aus, bei der das Metall mit Hilfe der Atomlagenabscheidung (engl. Atomic Layer Deposition − ALD) implementiert wird. Es werden erste Ergebnisse zur CNT-Beschichtung mit reduzierbaren Kupferoxidnanopartikeln vorgestellt und diskutiert.

Since there is a continuous shrinking of feature sizes in ultra-large scale integrated (ULSI) circuits, requirements on materials and technology are going to rise dramatically in the near future. In particular, at the interconnect system this calls for new concepts and materials. Therefore, carbon nanotubes (CNTs) are considered as a promising material to replace partly or entirely metal interconnects in such devices. The present thesis aims to make a contribution to the CNT growth control with the thermal chemical vapor deposition (CVD) method and the integration of CNTs as vertical interconnects (vias) in ULSI circuits. Different support/catalyst systems are examined in processes for catalyst pretreatment and CNT growth. The investigations focus on the catalyst formation and the interactions at the interfaces. Those effects are related to the CNT growth. To get an insight into interactions at interfaces, film structure, composition, and CNT growth characteristics, samples are extensively characterized by techniques like AFM, SEM, TEM, XRD, XPS, and Raman spectroscopy. Screening studies on nanoparticle formation and CNT growth with the well known system SiO2/Ni are presented. This system is characterized by a weak support/catalyst interaction, which leads to undirected growth of multi-walled CNTs (MWCNTs). By contrast, at the Ta/Ni system a strong interaction causes a wetting of catalyst nanoparticles and vertically aligned MWCNT growth. At the system W/Ni a strong interaction at the interface is found as well, but there it induces Stranski-Krastanov catalyst film reformation upon pretreatment and complete CNT growth inhibition. Studies on the SiO2/Cr/Ni system reveal that Cr and Ni act as a bi-catalyst system, which leads to a novel nanostructure defined as interlayer CNT (ICNT) structure. The ICNT films are characterized by well crystallized vertically aligned MWCNTs, which grow out a Cr/Ni layer lifted off as a continuous and very smooth layer from the substrate with the growth. Besides, this nanostructure offers new possibilities for the integration of CNTs in different electronic applications. Based on the presented possibilities of manipulating CNT growth, an integration technology was derived to fabricate CNT vias. The technology uses a surface mediated site-selective CVD for the growth of MWCNTs in via structures. Developments are demonstrated with the fabrication of via test vehicles and the site-selective growth of MWCNTs in vias on 4 inch wafers. Furthermore, the known resistance problem of CNT vias, caused by too low CNT density, is addressed by a new approach. A CNT/metal heterostructure is considered, where the metal is implemented through atomic layer deposition (ALD). The first results of the coating of CNTs with readily reducible copper oxide nanoparticles are presented and discussed. / Aufgrund der kontinuierlichen Verkleinerung von Strukturen in extrem hoch integrierten (engl. Ultra-Large Scale Integration − ULSI) Schaltkreisen werden die Anforderungen an die Materialien und die Technologie in naher Zukunft dramatisch ansteigen. Besonders im Leitbahnsystem sind neue Materialien und Konzepte gefragt. Kohlenstoffnanoröhren (engl. Carbon Nanotubes − CNT) stellen hierbei ein vielversprechendes Material dar, um teilweise oder sogar vollständig metallische Leitbahnen zu ersetzen. Die vorliegende Arbeit liefert einen Beitrag zur CNT-Wachstumskontrolle mit der thermischen Gasphasenabscheidung (engl. Chemical Vapor Deposition − CVD) sowie der Integration von CNTs als vertikale Leitungsverbindungen (Via) in ULSI-Schaltkreisen. Verschiedene Untergrund/Katalysator-Systeme werden in Prozessen zur Katalysatorvorbehandlung sowie zum CNT-Wachstum betrachtet. Die Untersuchungen richten sich insbesondere auf die Katalysatorformierung und die Wechselwirkungen an den Grenzflächen. Diese werden mit dem CNT-Wachstum in Verbindung gebracht. Für Untersuchungen von Grenzflächeninteraktionen, Schichtstruktur, Zusammensetzung sowie CNT-Wachstumscharakteristik werden Analysen mit AFM, REM, TEM, XRD, XPS und Raman-Spektroskopie genutzt. Zunächst werden Voruntersuchungen an dem gut bekannten System SiO2/Ni zur Nanopartikelformierung und CNTWachstum vorgestellt. Dieses System ist gekennzeichnet durch eine schwache Wechselwirkung zwischen Untergrund und Katalysator sowie ungerichtetem Wachstum von mehrwandigen CNTs (MWCNTs). Im Gegensatz dazu hat bei dem System Ta/Ni eine starke Interaktion an der Grenzfläche eine Katalysatornanopartikelbenetzung und vertikales MWCNT-Wachstum zur Folge. Für das W/Ni-System gelten ebenfalls starke Interaktionen an der Grenzfläche. Bei diesem System wird allerdings eine Stranski-Krastanov-Schichtformierung des Katalysators und eine vollständige Unterbindung von CNT-Wachstum erreicht. Bei dem System SiO2/Cr/Ni agieren Cr und Ni als Bi- Katalysatorsystem. Dies führt zu einer neuartigen Nanostruktur, die als Zwischenschicht-CNT (engl. Interlayer Carbon Nanotubes − ICNTs) Struktur definiert wird. Die Schichten sind durch eine gute Qualität von gerichteten MWCNTs charakterisiert, die aus einer geschlossenen, sehr glatten und von den CNTs getragenen Cr/Ni-Schicht herauswachsen. Darüber hinaus bietet die Struktur neue Möglichkeiten für die Integration von CNTs in verschiedene elektronische Anwendungen. Auf der Grundlage der vorgestellten Manipulationsmöglichkeiten von CNT-Wachstum wurde eine Integrationstechnologie für CNTs in Vias abgeleitet. Der Ansatz ist eine oberflächeninduzierte selektive CVD von vertikal gerichteten MWCNTs in Via-Strukturen. Diese Technologie wird mit der Herstellung von einem Via-Testvehikel und dem selektiven CNT-Wachstum in Vias auf 4 Zoll Wafern demonstriert. Um das Widerstandsproblem von CNT-Vias, verursacht durch eine zu niedrige CNT-Dichte, zu reduzieren, wird eine Technologieerweiterung vorgeschlagen. Der Ansatz geht von einer CNT/Metall-Heterostruktur aus, bei der das Metall mit Hilfe der Atomlagenabscheidung (engl. Atomic Layer Deposition − ALD) implementiert wird. Es werden erste Ergebnisse zur CNT-Beschichtung mit reduzierbaren Kupferoxidnanopartikeln vorgestellt und diskutiert.