Selon la feuille de route des industriels de la microélectronique (ITRS), la dimension critiqueminimum des MOSFET en 2026 ne devrait être que de 6 nm [1]. La miniaturisation du CMOS reposeessentiellement sur deux approches, à savoir la réduction des dimensions géométriques physiques etdes dimensions équivalentes. La réduction géométrique des dimensions conduit à la diminution desdimensions critiques selon la « loi » de Moore, qui définit les tendances de l’industrie dessemiconducteurs. Comme la taille des dispositifs est réduite de façon importante, davantage d’effortssont consentis pour maintenir les performances des composants en dépit des effets de canaux courts,des fluctuations induites par le nombre de dopants…. [2-4]. D’autre part, la réduction des dimensionséquivalentes devient de plus en plus importante de nos jours et de nouvelles solutions pour laminiaturisation reposant sur la conception et les procédés technologiques sont nécessaires. Pour cela,des solutions nouvelles sont nécessaires, en termes de matériaux, d’architectures de composants et detechnologies, afin d’atteindre les critères requis pour la faible consommation et les nouvellesfonctionnalités pour les composants futurs (“More than Moore” et “Beyond CMOS”). A titred’exemple, les transistors à film mince (TFT) sont des dispositifs prometteurs pour les circuitsélectroniques flexibles et transparents. / Novel advanced metal-oxide semiconductor (MOS) devices such as fully-depleted-silicon-on-insulator (FD-SOI) Tri-gate transistor, junctionless transistor, and amorphous-oxide-semiconductor thin film transistor were developed for continuing down-scaling trend and extending the functionality of CMOS technology, for example, the transparency and the flexibility. In this dissertation, the electrical characteristics and modeling of these advanced MOS devices are presented and they are analyzed. The sidewall mobility trends with temperature in multi-channel tri-gate MOSFET showed that the sidewall conduction is dominantly governed by surface roughness scattering. The degree of surface roughness scattering was evaluated with modified mobility degradation factor. With these extracted parameters, it was noted that the effect of surface roughness scattering can be higher in inversion-mode nanowire-like transistor than that of FinFET. The series resistance of multi-channel tri-gate MOSFET was also compared to planar device having same channel length and channel width of multi-channel device. The higher series resistance was observed in multi-channel tri-gate MOSFET. It was identified, through low temperature measurement and 2-D numerical simulation, that it could be attributed to the variation of doping concentration in the source/drain extension region in the device. The impact of channel width on back biasing effect in n-type tri-gate MOSFET on SOI material was also investigated. The suppressed back bias effects was shown in narrow device (Wtop_eff = 20 nm) due to higher control of front gate on overall channel, compared to the planar device (Wtop_eff = 170 nm). The variation of effective mobility in both devices was analyzed with different channel interface of the front channel and the back channel. In addition, 2-D numerical simulation of the the gate-to-channel capacitance and the effective mobility successfully reconstructed the experimental observation. The model for the effective mobility was inherited from two kinds of mobility degradations, i.e. different mobility attenuation along lateral and vertical directions of channel and additional mobility degradation in narrow device due to the effect of sidewall mobility. With comparison to inversion-mode (IM) transistors, the back bias effect on tri-gate junctionless transistors (JLTs) also has been investigated using experimental results and 2-D numerical simulations. Owing to the different conduction mechanisms, the planar JLT shows more sensitive variation on the performance by back biasing than that of planar IM transistors. However, the back biasing effect is significantly suppressed in nanowire-like JLTs, like in extremely narrow IM transistors, due to the small portion of bulk neutral channel and strong sidewall gate controls. Finally, the characterization method was comprehensively applied to a-InHfZnO (IHZO) thin film transistor (TFT). The series resistance and the variation of channel length were extracted from the transfer curve. And mobility values extracted with different methods such as split C-V method and modified Y-function were compared. The static characteristic evaluated as a function of temperature shows the degenerate behavior of a-IHZO TFT inversion layer. Using subthreshold slope and noise characteristics, the trap information in a-IHZO TFT was also obtained. Based on experimental results, a numerical model for a-IHZO TFT was proposed, including band-tail states conduction and interface traps. The simulated electrical characteristics were well-consistent to the experimental observations. For the practical applications of novel devices, the electrical characterization and proper modeling are essential. These attempts shown in the dissertation will provides physical understanding for conduction of these novel devices.

De par leurs performances et leur fiabilité, la technologie Flash constitue, à l'heure actuelle, la référence en matière de mémoire non volatile. Cependant, ces mémoires étant en passe d'atteindre leurs limites de miniaturisation, plusieurs dispositifs alternatifs sont actuellement envisagés par les industriels du secteur, de manière à anticiper les demandes du marché ces prochaines années.Depuis 2003, des études ont été menées sur le remplacement de la grille flottante en silicium polycristallin des mémoires Flash par des nanocristaux. La modication du flot de procédés d'une mémoire à nanocristaux permet une réduction des coûts de fabrication, une amélioration de la fiabilité et une miniaturisation des dispositifs. L'intégration des nanocristaux dans une cellule mémoire de type Flash constitue donc un challenge pour l'industrie afin de repousser les limites de miniaturisation de cette architecture mémoire basée sur le transistor MOS, dispositif historique de l'industrie des semiconducteurs.Ce manuscrit présente les résultats de ma thèse qui porte sur les procédés de croissance de nanocristaux de silicium et leur caractérisation morphologique en vue d'une intégration dans des mémoires non volatiles.Les objectifs de la thèse sont :- Le transfert du procédé de fabrication des nanocristaux de silicium du CEA LETI vers l'usine de STMicroelectronics à Rousset ;- L'intégration des nanocristaux dans une cellule mémoire non-volatile ;- L'optimisation des procédés de fabrication en vue d'une industrialisation ;- Le développement d'outils de caractérisation de la chaîne de procédés ;- L'étude physique et physico-chimique avancée des nanocristaux de silicium. / By their performance and reliability, Flash technology is, today, the reference in nonvolatile memory . However, these memories being on track to reach their miniaturization limits , several alternative devices are currently being considered by the industrial sector, to anticipate market demands in the coming years .Since 2003, studies have been conducted on the replacement of the polysilicon floating gate by silicon nanocrystals in flash memory with nanocrystals to sustain this memory technology memory. Process flow modifications for nanocrystal integration allows a reduction of manufacturing costs, improving of reliability and miniaturization of devices . Integration of nanocrystals in a flash-like memory cell is therefore a challenge for the industry to extend the limits of miniaturization of the memory architecture based on the MOS transistor, historical device of the semiconductor industry.This manuscript presents the results of my thesis on the silicon nanocrystals growth process and morphological characterization for integration in a nonvolatile memory. The objectives of the thesis are :- Transfer of the manufacturing process of the silicon nanocrystals growth from CEA LETI plant to STMicroelectronics Rousset ;- Integration of nanocrystals in a non-volatile memory cell;- Optimization of manufacturing processes for industrialization ;- Development of tools to characterize the process chain ;- Physical and physico-chemical study of advanced silicon nanocrystals . and morphological characterization for integration in a nonvolatile memory.

Cette thèse s’inscrit dans le cadre d’une collaboration entre l’IM2NP et la société Tagsys, dans le cadre du projet PACID-TEXTILE. L'objectif de la thèse est de créer un tag RFID UHF packagé, très robuste et qui puisse facilement s’intégrer de manière discrète dans les produits textiles. L’idée est de concevoir deux antennes couplées et adaptées aux puces choisies pour l’application. Ces deux antennes sont conçues afin de favoriser le couplage entre elles. La première entité est packagée afin de protéger la puce de l’environnement d’utilisation. Dans une première partie, l’antenne primaire est caractérisée. Le packaging fait l’objet d’études particulières pour répondre aux contraintes de robustesses liées aux domaines du textile (blanchisserie, produit chimique). Une seconde partie du travail vise à caractériser le fil conducteur de manière à en établir une modélisation la plus fidèle possible pour pouvoir être utilisé par les outils de simulation et de conception d’antennes. Des essais de résistances du fil sont également réalisés.Enfin, une troisième partie traite de la conception d'antennes. Les tags conçus doivent avoir une portée minimale de 4m, résister à la déformation et à l'empilement. Ces tags sont soumis à différents tests pour établir leurs performances. A l’aide des moyens de caractérisations disponible au laboratoire IM2NP (plate forme de pré certification RFID), un « Benchmarking » est réalisé sur les différents tags en vue de proposer une étiquette répondant au mieux aux exigences du cahier des charges. / This thesis is part of a collaboration between the company Tagsys and IM2NP, under the PACID-TEXTILE project. The aim of the thesis is to create a robust UHF RFID tag antenna that can be easily and discreetly integrated into textile products.The idea is to design two antennas electromagnetically coupled and adapted for selected chips. Both antennas are designed to facilitate the coupling between them. The first antenna is packaged in a robust material in order to protect the chip from laundry cycles. The second antenna is made up by electro-thread. The first part of the work is to characterize the packaged antenna and packaging material. The second part is to measure the conductivity of the used thread, to establish the most accurate model possible. Tests of wire resistance are also made. Toughness of each wire is also tested.The third part deals with the antenna design. The tags are designed to have a minimum range of 4m. They have to resist deformation and stacking. These tags are subjected to various tests to determine their performance. Using resources available in the laboratory IM2NP (RFID platform), a "Benchmarking " is carried on different tags to find the best that meet the requirements of the specifications.

Cette étude est consacrée au développement d’une pile à combustible à oxyde solide (SOFC) de type monochambre. Contrairement à une pile SOFC conventionnelle, le système monochambre fonctionne dans un mélange de gaz hydrocarbure/air ce qui permet de s’affranchir des contraintes d’étanchéités. Le principe de fonctionnement est basé sur la différence d’activité catalytique entre l’anode et la cathode : l’anode doit être sélective à l’oxydation des hydrocarbures et la cathode à la réduction de l’oxygène. La configuration monochambre implique cependant de nouvelles contraintes concernant notamment la stabilité des matériaux sous mélange hydrocarbure/air à haute température.L’objectif de cette thèse est d’optimiser les performances d’une pile monochambre fonctionnant sous mélange méthane/oxygène et d’améliorer la compréhension de ce système.Les différents éléments d’une pile (électrolyte, cathode, anode) ont été caractérisés sous mélange méthane/oxygène. Quatre matériaux de cathodes (LSM, BSCF, SSC, LSCF) ont été comparés au niveau de leur activité catalytique, stabilité, conductivité électrique et résistance de polarisation. Une étude catalytique de l’anode a été réalisée afin d’identifier les réactions chimiques qui se produisent. Une étude de pile complète en géométrie électrolyte support a permis de sélectionner le matériau de cathode LSCF. Cette étude a également mis en évidence la nécessité de diminuer l’épaisseur de l’électrolyte, la géométrie anode support a donc été étudiée. La première pile anode support a présentée une anode inhomogène et un électrolyte poreux. Des travaux ont été menés afin d’homogénéiser l’anode et de diminuer la porosité de l’électrolyte. En optimisant les conditions de fonctionnement (température et rapport CH4/O2), une densité de puissance maximale de 160 mW.cm-2 a été obtenue. / This study is devoted to the development of a single-chamber solid oxide fuel cell. Contrary to a conventional solid oxide fuel cell, a single chamber fuel cell works under a hydrocarbon/air mixture with no more sealing needed. The working principle of this device is based on the difference of catalytic activity between the anode and the cathode: the anode must be selective to hydrocarbon oxidation and the cathode to oxygen reduction. With single-chamber geometry, chemical stability of materials has to be taken into account under hydrocarbon/air mixture at high temperature.The goal of this work is to optimize the performances of a single-chamber cell working under methane/oxygen mixture and to improve this device comprehension.Each part of the cell (electrolyte, anode, cathode) was characterized under methane/oxygen mixture. Four cathode materials (LSM, BSCF, SSC, LSCF) were compared regarding their catalytic activity, stability, electrical conductivity and polarization resistance. The catalytic activity of the anode was studied in order to identify the chemical reactions happening. A study of electrolyte supported cells showed that LSCF material is the most suitable cathode. Furthermore, this study showed that the electrolyte was too thick; the anode supported configuration was studied. The first anode supported cell showed an inhomogeneous anode and a porous electrolyte. From that, a study of the homogeneity of the anode and the densification of the electrolyte was performed. A maximum power density of 160mW.cm-2 was obtained by optimizing the working conditions of the cells (temperature and CH4/O2 ratio).

Cette thèse porte principalement sur la caractérisation électrique et la modélisation physique d'éléments mémoires émergents de type OxRRAM (Oxide Resistive Random Access Memory) intégrant soit un oxyde de nickel, soit un oxyde de hafnium. Une fois la maturité technologique atteinte, ce concept de mémoire est susceptible de remplacer la technologie Flash qui fait encore figure de référence. Les principaux avantages de la technologie OxRRAM reposent sur une très bonne compatibilité avec les filières CMOS, un faible nombre d'étapes de fabrication, une grande densité d'intégration et des performances attractives en termes de fonctionnement. Le premier objectif de ce travail concerne le diélectrique employé dans les cellules. Il s'agit d'apporter des éléments factuels permettant d'orienter un choix technologique sur la méthode d'élaboration de l'oxyde de nickel (oxydation thermique ou pulvérisation cathodique réactive) puis d'évaluer les performances de cellules à base d'oyxde de hafnium. Le second objectif est d'approfondir la compréhension des mécanismes physiques responsables du changement de résistance des dispositifs mémoire par une approche de modélisation physique des phénomènes opérant lors des phases d'écriture et d'effacement, sujet encore largement débattu dans la communauté scientifique. Le troisième objectif de cette thèse est d'évaluer, par le biais de caractérisations électriques, les phénomènes parasites intervenant dans les éléments mémoires de type 1R (élément résistif sans dispositif d'adressage) et, en particulier, la décharge capacitive apparaissant lors de leur programmation (opérations d'écriture). / This work is focused on the electrical characterization and physical modeling of emerging OxRRAM memories (Oxide Resistive Random Access Memory) integrating nickel or hafnium oxide. After reaching maturity, this memory concept is likely to replace the Flash technology which is still a standard in the CMOS industry. The main advantages of resistive memories technology is their good compatibility with CMOS processes, a small number of manufacturing steps, a high integration density and their attractive performances in terms of memory operation. The first objective of this thesis is to provide enough informations allowing to orientate the elaboration process of the active nickel oxide layer (thermal oxidation, reactive sputtering) then to compare the performances of the fabricated cells with devices featuring a hafnium oxide layer. The second objective is to understand the physical mechanisms responsible of the device resistance change. A physical model is proposed allowing to apprehend SET and RESET phenomenon in memory devices, subject which is still widely debated in the scientific community. The third objective of this thesis is to evaluate electrical parasitic phenomenon observed in 1R-type memory elements (resistive element without addressing device), in particular the parasitic capacitance appearing during cell programming (writing operation).

La réalisation de micro et nanomatériaux avec des propriétés contrôlées nécessite le développement de nouvelles voies d’élaboration dites ascendantes « ou Bottom-up ». Les travaux présentés dans ce manuscrit visent à maîtriser la formation d’agrégats de particules colloïdales et de cellules, avec des applications potentielles dans les domaines des biocapteurs, de la microélectronique, de l’optique et de l’ingénierie tissulaire. L’approche proposée pour assembler les particules en structures organisées se base sur l’emploi de la diélectrophorèse, reposant sur l’application d’un champ électrique non- uniforme. L’un des inconvénients de cette technique tient au caractère réversible des assemblages ainsi formés, l’annulation du champ électrique entrainant la redispersion des colloïdes. Afin d’apporter une solution à ce problème, il est possible de recourir à un couplage chimique pour maintenir la cohésion des structures formées dans le milieu liquide. Afin de mieux maîtriser le comportement diélectrophorétique et les réactions chimiques exploitées, des travaux de caractérisation électrique et chimique des particules manipulées ont été réalisés. D’autre part, différents types de microélectrodes ont été étudiées pour la génération du champ électrique nécessaire à l’assemblage. Une nouvelle filière technologique a été développée pour la réalisation de microélectrodes transparentes en ITO et leur intégration en système microfluidique, basée sur l’exploitation du pouvoir isolant d’une fine couche de PDMS micro-structurée. La méthode a été appliquée à la fabrication de microélectrodes « verticales » puis à la réalisation de matrices d’électrodes quadripolaires. Ces dernières ont permis d’obtenir des assemblages permanents de particules de polystyrène fluorescentes présentant des groupements carboxyliques en surface, en combinant l’emploi de la diélectrophorèse négative et l’utilisation d’un agent de couplage chimique (Jeffamine). Des agrégats de cellules HEK 293 ont également été réalisés par diélectrophorèse négative. Nous avons démontré qu’il était possible, sous certaines conditions, de préserver le caractère permanent des agrégats cellulaires après coupure du champ. / The design of micro and nanomaterials with controlled properties requires the development of new bottom- up assembly approaches. The work presented in this manuscript aims to control the formation of aggregates of colloidal particles and cells, with potential applications in the fields of biosensors, microelectronics, optics and tissue engineering. The proposed approach for assembling colloids into organized structures is based on the use of dielectrophoresis, a phenomenon observed when polarizable particles are placed in a non-uniform electric field. One of the drawbacks of this technique is the reversibility of the assemblies thus formed, the cancellation of the electric field causing the redispersion of the colloids. As a solution to this problem, we proposed to use a coupling agent to maintain the cohesion of the structures formed in the liquid medium. In order to better control the dielectrophoretic behavior and the chemical reactions exploited, electrical and chemical characterizations of the manipulated particles were carried out. Moreover, different types of microelectrodes have been studied for the generation of the electric field required for the assembly. A new approach has been developed for the fabrication of transparent micro patterned ITO microelectrodes and their integration in microfluidic systems, based on the exploitation of a thin micro-structured PDMS membrane used as an insulating layer. The method has been applied to the fabrication of "vertical" microelectrodes and of quadrupolar electrode arrays. The latter were used to obtain permanent assemblies of carboxylic acid functionalized, fluorescent, polystyrene particles, by combining negative dielectrophoresis with the use of a chemical coupling agent (Jeffamine). HEK 293 cell aggregates were also produced by negative dielectrophoresis. We have demonstrated that it was possible, under certain conditions, to preserve the permanent character of the cell aggregates after field removal.

La technologie des cellules photovoltaïques silicium à hétérojonction (HET) a montré un intérêt croissant ces dernières années. En alliant les avantages des technologies couches minces et silicium cristallin (c-Si), elle permet un meilleur compromis coûts-performances que les cellules purement c-Si. Cette thèse a pour but d'améliorer la compréhension des mécanismes physiques qui régissent les performances de ces cellules, en mettant à profit des compétences spécifiques de caractérisation et de simulation issues de la microélectronique. Nos travaux se focalisent sur l'étude de la face avant de la cellule HET de type n, composée d'un empilement de couches minces d'oxyde d'indium dopé à l'étain (ITO) et de silicium amorphe hydrogéné (a-Si:H). Nous commençons par une étude théorique et expérimentale de la conduction des couches d'a-Si:H en fonction de la température, du dopage et des défauts qu'elles contiennent. Prendre en compte l'équilibre dopant/défaut de ces couches est primordial mais nous montrons aussi que le travail de sortie des électrodes en contact, comme l'ITO, peut influer fortement sur la position du niveau de Fermi dans les films nanométriques d'a-Si:H. Nous présentons ensuite une évaluation de sept techniques de caractérisation du travail de sortie afin d'identifier les plus adaptées à l'étude de semiconducteurs dégénérés tels que l'ITO. Nous montrons notamment l'intérêt de techniques originales de la microélectronique comme les mesures de capacité C(V), de courant de fuite I(V) et de photoémission interne (IPE) sur des empilements ITO/biseau d'oxyde/silicium. Nous mettons clairement en évidence que les propriétés volumiques de l'ITO peuvent être optimisées, mais que les interfaces ont un effet prépondérant sur les valeurs de travaux de sortie effectifs (EWF) extraits. Une bonne cohérence globale a été obtenue pour les techniques C(V), I(V) et IPE sur biseau de silice (SiO2) ; les valeurs extraites ont notamment permis d'expliquer des résultats expérimentaux d'optimisation des cellules. Nous montrons que la tension de circuit ouvert (Voc) des cellules est finalement peu sensible au travail de sortie, contrairement au Facteur de Forme (FF), grâce à la couche d'a-Si:H. Plus cette dernière est dopée, défectueuse et épaisse, plus elle est capable d'écranter les variations électrostatiques d'EWF. Aussi, le travail de sortie doit être suffisamment élevé pour pouvoir réduire les épaisseurs de couche p d'a-Si:H et ainsi gagner en courant de court-circuit (Jsc) sans perdre en FF ni Voc. Enfin, il nous a été possible d'appliquer cette méthodologie à d'autres oxydes transparents conducteurs (TCO) que l'ITO. Le meilleur candidat de remplacement de l'ITO doit non seulement présenter une transparence optique élevée, être un bon conducteur et avoir un fort travail de sortie effectif, mais il faut également prêter une attention particulière à la dégradation éventuelle des interfaces causée par les techniques de dépôt. / By combining the advantages of thin-films and crystalline silicon (c-Si), the silicon heterojunction solar cell technology (HET) achieves a better cost-performance compromise than the technology based only on c-Si. The aim of this thesis is to improve the understanding of the physical mechanisms which govern the performance of these cells by taking advantage of specific characterization and simulation skills taken from microelectronics. Our study focuses on the front-stack of the n type cell composed of thin layers of indium tin oxide (ITO) and hydrogenated amorphous silicon (a-Si:H). We begin with a theoretical and experimental study of the conductivity of a-Si:H layers as a function of temperature, doping concentration and bulk defects density. It is important to properly take into account the dopant/defect equilibrium of these layers but we also show that the work function of the electrodes in contact, such as the ITO, can strongly influence the Fermi level in the nano-films of a-Si:H. Then, we evaluate seven characterization techniques dedicated to the work function extraction in order to identify the most suitable one for studying degenerate semiconductors such as the ITO. We particularly show the interest of using original microelectronics techniques such as capacitance C(V), leakage current I(V) and internal photoemission (IPE) measurements on ITO/bevel oxide/silicon test structures. We clearly demonstrate that the ITO bulk properties can be optimized, yet the interfaces have a major influence on the extracted values of the effective work function (EWF). A good overall consistency has been obtained for C(V), I(V) and IPE measurements on a silicon dioxide bevel (SiO2) ; the extracted values enabled us to explain experimental results concerning the optimization of HET cells. We show that the open circuit voltage (Voc) of these devices is finally barely sensitive to work function, unlike the Fill Factor (FF). This is due to the a-Si:H layer. The more it is doped, defective and thick, the more it is able to screen the electrostatic variations of EWF. Thus, EWF must be sufficiently high to be able to reduce the p a-Si:H layer thickness and, in turn, to gain in short-circuit current (Jsc) without losing either in FF or Voc. Finally, we successfully applied this methodology to other types of transparent conductive oxides (TCO) differing from ITO. The best candidate to replace ITO must not only have a high optical transparency, be a good conductor and have a high EWF, but we must also pay close attention to the possible interface degradations caused by the deposition techniques.

Les nanofibres et nanotubes de carbone constituent des matériaux très prometteurs pour les applications microélectronique, stockage ou encore récupération d'énergie, en termes de caractéristiques électriques. Néanmoins leur intégration industrielle à court terme n'est toujours pas d'actualité, à cause de divers verrous technologiques et en particulier celui de la résistance de contact. Ces travaux de thèse se sont intéressés à la problématique du contact électrique entre électrode et nanotubes, lorsque ceux-ci sont intégrés dans des dispositifs par CVD et que le contact se forme durant la croissance. La réalisation et la caractérisation de dispositifs à nanofibres dans un premier temps a permis de mettre en évidence l'importance de la rugosité et de l'oxydation de surface de l'électrode en termes de qualité de contact. Par la suite la fabrication et les caractérisations électrique et physique de dispositifs à nanotubes essentiellement mono-paroi nous ont permis de constater que des barrières de potentiel sont également présentes aux interfaces, liées à la présence d'oxydes natifs ou issus de réactions thermodynamiquement favorables. La modélisation des caractéristiques I-V suggère également l'importance de la cristallinité des électrodes sur les paramètres des barrières. Enfin, nous avons positionné nos résultats par rapport à l'état de l'art, et discuté sur la base de nos travaux et de certains issus de la littérature des différents points-clés permettant de réduire les résistances de contact.

La miniaturisation des composants dans la micorélectronique touche maintenant les composants passifs comme les capacités MIM (Métal/Isolant/Métal). Pour augmenter la densité de capacité des capacités MIM, les diélectriques conventionnels (SiO2, ε = 3.9) sont remplacés par des diélectriques à haute permittivité diélectrique dits « high-k » comme ZrO2. Sa permittivité ε est égale à 47 lorsqu'il se trouve sous la phase tétragonale. Le procédé de dépôt de ZrO2 est la méthode PEALD. Nous avons étudié le procédé de dépôt de ZrO2 avec les précurseurs TEMAZ et ZyALD. Les propriétés thermodynamiques du TEMAZ ont été analysées par spectrométrie de masse. L'influence des paramètres du procédé PEALD et de post-traitements sur les mécanismes de formation de la zircone tétragonale a été étudiée. De nombreuses méthodes de caractérisation (XRD, Raman, TEM, SIMS, XPS, caractérisations électriques...) ont été employées afin d'établir un optimum propriétés des films de ZrO2 / performance du procédé de dépôt.

Cette étude porte sur l'intégration hybride de transistors à un électron (single-electron transistor, SET) dans un noeud technologique CMOS. Les SETs présentent de forts potentiels, en particulier en termes d'économies d'énergies, mais ne peuvent complètement remplacer le CMOS dans les circuits électriques. Cependant, la combinaison des composants SETs et MOS permet de pallier à ce problème, ouvrant la voie à des circuits à très faible puissance dissipée, et à haute densité d'intégration. Cette thèse se propose d'employer pour la réalisation de SETs dans le back-end-of-line (BEOL), c'est-à-dire dans l'oxyde encapsulant les CMOS, le procédé de fabrication nanodamascène, mis au point par C. Dubuc.