記憶體產業是最10年隨著電腦及通訊產業的發展而快速崛起的產業，但也由於國際及國內各大廠前仆後繼的投資擴產，最近幾年面臨產能過剩及供過於求現象，而2008年遇全球不景氣，消費性電子產品需求疲弱不振，即使減產也難挽頹勢；而在記憶體產業如此惡劣環境下，本研究之個案公司-創見資訊，仍能維持一相對高而穩定之獲利，本研究係透過對其所處產業—記憶體模組/通路商之產業分析、及其歷史性財務報表分析加上相關預測資料，據以作為評價的基礎，評估出創見資訊之真實價值，得到以下研究結論： 一、記憶體應用之產品，因低價電腦 (Netbook) 及固態硬碟 (SSD) 相繼問市，產業前景仍十分樂觀，但其同時存在有同業間彼此產品差異性不大，未來競爭更趨激烈。 二、創見資訊已具備如充沛的營運資金、具一定經濟規模及領先之市占率、高品牌知名度、實質緊密的供應商關係、產品組合差異化、分散的代理商客戶、遍及全球的運籌網路及快速的新產品的開發速度等記憶體模組/通路商應有之關鍵成功因素。 三、創見資訊MVA 與EVA 相關性分析中得知的相關性高達0.80326，由此得知EVA變化對MVA 變化有很大的解釋能力，顯示該公司較無資訊不對稱問題。 四、銷售利潤率的變化造成創見資訊 ROIC下降主因，其主要係受到上游關鍵性原材料供過於求導致價格急速下跌，進而影響終端產品售價下滑幅度；雖然創見資訊過去五的移動平均ROIC 雖超過30%，但移動平均ROS 則逐漸下滑，甚至低於10%，加上移動平均資本週轉率走高，推論近年來逐漸傾向於Commodity Business。 五、創見資訊除因2006年預期Vista效應將帶來業績成長而積極備貨，造成2006 年存貨指標略有惡化外；而毛利指標雖均大於0，係由於近年來無論是上游關鍵原材料IC (約占製造成本80%以上)及產品售價亦大幅下跌之影響，若與同業較，其銷貨毛利指標已明顯優於其他同業；其他二個指標均在0左右，顯示其應收帳款、管銷費用並無不當膨脹，整體盈餘品質尚佳。 六、在經營績效方面，無論是現金週轉天數、營運現金流量與稅後淨利相比方面，創見資訊均呈逐年改善趨勢，而威剛科技則有逐漸惡化現象。 七、本研究發現，即使價格波動幅度劇烈，無論是毛利率或是ROIC表現，創見資訊均明顯優於威剛科技，且在因應關鍵性材料價格波動之能力亦優於威剛科技。 八、在評價分析方面，由銷售導向DCF 法評價出來的每股股東價值區間在64.86元~102.10元之間而盈餘導向DCF 法評價出來的可能股東價值區間為85.40元~115.50元，若與最近12個月平均市價89.95元相較，則兩個方法評價結果，仍具參考價值。 九、根據企業評價分析，在敏感性分析後，本研究發現要提升公司價值之各個價值因子的重要性依序為邊際利潤率＞銷售成長率＞盈餘成長率＞資金成本＞總投資/銷售率，此研究結果可提供公司經營者在排列策略優先順序時的重要參考。

隨著全球經濟大海嘯浪潮湧來，先進國家普遍的購買力衰退，全球的資訊高科技行業正面臨著產品競爭的嚴峻挑戰。目前國內大多數IT行業在瞭解和滿足顧客需求、制定產品開發策略，組織成長策略以及用不同產品適應市場競爭的變化等方面，普遍存在問題。企業最高主管的一個重要任務是獲取、形成和配置組織資源。而科技是很多公司極其重要的一種資源，管理好這個資源贏得競爭優勢，需要把它與公司策略結合起來；企業最高主管第二個重要任務是形成和開發公司創新能力。這要求企業最高主管能夠評估公司擁有的創新能力，並且知道如何運用和改善它。 因此本研究的目的就是探討基於策略管理的企業成長理念、實用技能和有效方法，使我國電子產業能隨著環境的變遷有良性的發展軌道。經由對個案公司的研究與深入訪談，一方面更加了解個案公司所處的競爭環境、策略選擇與組織配置。另一方面，亦可從中歸納一些結論與建議，以期提供個案公司、其他業者、國內相關方面，長期生存與發展的另一思考方向，以及相關考慮議題。 本研究首先分析了個案公司策略制定的背景，繼而定義了個案公司的策略方向，包括：採取焦點市場的差異化、以接觸為基礎的策略、簡單策略、以及建立策略本領。以下分別陳述如下： 個案公司經策略分析，其發展的最好途徑是一採取策略導向、整合作業流程以及發揮策略資訊科技應用，來培養人才、開拓市場、防範風險、開發新產品和服務；另一方面是瞭解和掌握未來經濟發展趨勢、業界發展趨勢、確實掌握顧客通路，加快創新力度，爭取後來居上；此外，個案公司需要強化與策略、業務的契合。 在網路經濟和資訊經濟中，憑著資訊科技和網路技術，在各行業有許多默默無名的中小企業，都能後來居上，超過前者。可見資訊化以成為企業轉型與成長的關鍵成功因素之一。電子業是高度資本與科技導向的行業。透過企業發揮通路優勢和科技創新優勢，個案公司的績效才可望大幅度上升。 最後，對個案公司思考方向的建議如下： 1.在企業競爭激烈的環境下，並非僅有複製領先企業的做法即可成功，複製領先企業的做法不甚困難，困難的為此等做法背後所有涉及之策略、流程及人員。是以採行某一企業行動之前後，必須有一套完整的配套措施協助人員訓練與流程改造，方能達成企業經營運行之預期效益。 2.不一味追求新科技，忽略策略與管理之契合。策略之採用適當與否，端看是否能滿足顧客之需要與提供完善服務，以及是否能為企業帶來經營上之效益，而不是以追求最新科技為最主要目標，而是應該瞭解目前各種市場區隔科技使用情形，並針對需求變動隨時更新，以契合企業與顧客兩者之需求。

Cette thèse étudie divers aspects de la fiabilité des mémoires, notamment les tests en endurance et les tenues en rétention sur des mémoires Flash, en architectures NOR et NAND. Nous abordons différentes méthodes de programmation existantes dans la littérature, à savoir l'utilisation de signaux très courts et un algorithme de programmation intelligent, que nous avons appliquées sur nos cellules mémoires afin de réduire la dégradation qu'elles subissent lors des phases successives de programmation /effacement. Les améliorations observées n'étant pas significatives, nous n'avons pas choisi d'utiliser de tels signaux dans la suite de notre étude. Nous présentons également une théorie des signaux optimisés qui n'a pas été approfondie ici mais que nous avons étudiée dans une étude préalable à cette thèse. Nous présentons ensuite une modélisation des pertes de charges en rétention à partir d'équations simples de types Fowler-Nordheim et Poole-Frenkel qui se superposent et respectivement prépondérantes à des temps de rétention élevés (t>200h) et courts (t<200h). Nous proposons enfin une étude des perturbations intervenant dans une matrice mémoire, à la fois du point de vue des tensions électriques appliquées sur les cellules mais aussi du point de vue des capacités de couplages parasites. Nous avons dans un premier temps évalué les valeurs de perturbation de grille sur des cellules mémoires Flash en architecture NOR puis NAND avant de traiter des capacités parasites entre cellules dans une matrice. Nous avons été amenés à étudier ces capacités dans la cadre de l'étude des dégradations excessives des cellules inhibées lors de tests en endurance pour certaines conditions process non-optimisées. Nous avons pour cela développé une simulation TCAD bidimensionnelle à partir des étapes process réelles que nous avons ensuite calibrée sur des mesures sur silicium. Enfin cette simulation a été complétée par une prise en compte des capacités parasites de couplage, extraites sur une simulation tridimensionnelle d'une matrice 3x3 de cellules mémoires. Les valeurs de ces capacités ont été validées par des mesures sur des structures de test spécifiques et par calcul géométrique. Notre simulation bidimensionnelle émule donc un comportement tridimensionnel tout en restant dans une rapidité de calcul liée à une simulation 2D. Nous avons ainsi pu développer des simulations électriques permettant de visualiser le phénomène d'inhibition des cellules, tout au long de l'application des diverses polarisations sur la structure.

Im Rahmen dieser Arbeit werden haftstellen-basierte Speicherzellen als mögliche Alternative zum bestehenden Floating-Gate Konzept untersucht. Hierbei wird zunächst mittels Simulation und ausgewählten Messverfahren das Verständnis der Funktionsweise vertieft. Der darauffolgende Abschnitt befasst sich mit der Verbesserung der elektrischen Eigenschaften, basierend auf Änderungen der verwendeten Materialien und dem räumlichen Aufbau. Abschließend erfolgt die Untersuchung der Anwendbarkeit des Zellkonzeptes in hochdichten Zellenfeldern.

Im Rahmen dieser Arbeit werden haftstellen-basierte Speicherzellen als mögliche Alternative zum bestehenden Floating-Gate Konzept untersucht. Hierbei wird zunächst mittels Simulation und ausgewählten Messverfahren das Verständnis der Funktionsweise vertieft. Der darauffolgende Abschnitt befasst sich mit der Verbesserung der elektrischen Eigenschaften, basierend auf Änderungen der verwendeten Materialien und dem räumlichen Aufbau. Abschließend erfolgt die Untersuchung der Anwendbarkeit des Zellkonzeptes in hochdichten Zellenfeldern.:Kurzfassung Abstract 1 Einleitung 2 Grundlagen aktiver Halbleiterelemente 2.1 Die MOS-Struktur 2.2 Der MOS-Feldeffekt-Transistor 2.3 Nichtflüchtige Festkörperspeicher 2.4 Speicherarchitekturen 2.5 Charakterisierungsmethoden von Halbleiter-Speicherelementen 3 Defektbasierte Ladungsspeicherung in dielektrischen Schichten 3.1 Physikalische Grundlagen von Haftstellen 3.2 Betrachtung der vertikalen Ladungsverteilung mit Hilfe von Simulationen 3.3 Ableitung der vertikalen Ladungsverteilung aus Messungen 4 Elektrisches Verhalten einer haftstellen-basierten Speicherzelle 4.1 Auswirkung von inhomogen verteilter Ladung in der Speicherschicht 4.2 Auswirkungen von Al2O3-Topoxid auf das Zellverhalten 4.3 Auswirkung des Steuerelektrodenmaterials auf das Zellverhalten 4.4 Einfluss von Kanal- und Source/Drain-Dotierung 5 Integration in eine stark skalierte NAND Architektur 5.1 Auswirkung struktureller Effekte auf die Speicherzelle 5.2 Störmechanismen beim Betrieb von stark skalierten NAND-Speichern 6 Zusammenfassung und Ausblick 6.1 Zusammenfassung 6.2 Ausblick Danksagung Lebenslauf Symbol- und Abkürzungsverzeichnis Literaturverzeichnis

No description available.

Disertační práce se zabývá simulací elektronických obvodů. Popisuje metodu kapacitorové substituce (CSM) pro převod elektronických obvodů na elektrické obvody, jež mohou být následně řešeny pomocí numerických metod, zejména Moderní metodou Taylorovy řady (MTSM). Tato metoda se odlišuje automatickým výběrem řádu, půlením kroku v případě potřeby a rozsáhlou oblastí stability podle zvoleného řádu. V rámci disertační práce bylo autorem disertace vytvořeno specializované programové vybavení pro řešení obyčejných diferenciálních rovnic pomocí MTSM, s mnoha vylepšeními v algoritmech (v porovnání s TKSL/386). Tyto algoritmy zahrnují zjednodušování obecných výrazů na polynomy, paralelizaci nezávislou na integrační metodě atp. Tento software běží na linuxovém serveru, který komunikuje pomocí protokolu TCP/IP. Toto vybavení bylo úspěšně použito pro simulaci VLSI obvodů, jejichž řešení pomocí CSM bylo značně rychlejší a spotřebovávalo méně paměti než state-of-the-art SPICE.