Global ETD Search

31	Entwicklung einer Dünnschichtverkappungstechnologie für oberflächennahe Mikrostrukturen / Thin film encapsulation of high aspect ratio microstructures Reuter, Danny 29 May 2008 (has links) (PDF) In der vorliegenden Arbeit wird ein neues Verfahren zur Dünnschichtverkappung von oberflächennahen Mikrostrukturen vorgestellt. Ausgehend von den speziellen Anforderungen an die Verkappung oberflächennaher Mikrostrukturen, insbesondere von Strukturen mit hohem Aspektverhältnis, wurden die Verwendung eines Fluor-Kohlenstoff-Polymers als Opferschichtmaterial und die Eignung unterschiedlicher Schichtstapel zur Realisierung der Dünnschichtkappe untersucht. Die resultierende Technologie ermöglicht eine durchgehend trockenchemische Prozessierung. Für die Abschätzung der notwendigen Schichtdicken und den geometrischen Entwurf der Kappenstrukturen, wurden auf Basis der Plattentheorie analytische und numerische Modelle erstellt. Verschiedene Materialkombinationen bestehend aus Siliziumoxid, Siliziumnitrid und Aluminium wurden hinsichtlich ihrer mechanischen und thermomechanischen Eigenschaften untersucht und bewertet. Ein weiterer Schwerpunkt lag auf der Entwicklung und Optimierung der Opferschichtprozesse, sowie deren Integration in die Gesamttechnologie. Die Eignung der plasmagestützten Prozesse zur Abscheidung und Strukturierung des Opferpolymers wurde durch die Fertigung von verkapselten Beschleunigungssensoren nachgewiesen. Ein ausreichender hermetischer Verschluss der Dünnschichtkappe konnte durch die Messung der viskosen Dämpfung an Feder-Masse-Schwingern bestätigt werden. Air gap Insulated Microstructures CF-Polymer Dünnschichtverkappung HARMS MEMS Packaging Oberflächenmikromechanik Schichtspannungen Wafer-Level-Packaging Waferbonden organische Opferschicht ddc:620 Mikrosystemtechnik Opferschicht Plattentheorie
32	Design and fabrication of free-standing structures as off-chip interconnects for microsystems packaging Kacker, Karan 08 August 2008 (has links) It is projected by the Semiconductor Industry Association in their International Technology Roadmap for Semiconductors (ITRS) that by the year 2019, with the IC feature size shrinking to about 10nm, off-chip interconnects in an area array format will require a pitch of 95 µm. Also, as the industry adopts porous low-K dielectric materials, it is important to ensure that the stresses induced by the off-chip interconnects and the package do not crack or delaminate the low-K material. Compliant free-standing structures used as off-chip interconnects are a potential solution. However, there are several design, fabrication, assembly and integration research challenges and gaps with the current suite of compliant interconnects. Accordingly, as part of this research a unique parallel-path approach has been developed which enhances the mechanical compliance of the compliant interconnect without compromising the electrical parasitics. It also provides for redundancy and thus results in more reliable interconnects. Also, to meet both electrical and mechanical performance needs, as part of this research a variable compliance approach has been developed so that interconnects near the center of the die have lower electrical parasitics while the interconnects near the corner of the die have higher mechanical compliance. Furthermore, this work has developed a fabrication process which will facilitate cost-effective fabrication of free-standing compliant interconnects and investigated key factors which impact assembly yield of free-standing compliant interconnects. Ultimately the proposed approaches are demonstrated by developing an innovative compliant interconnect called FlexConnects. Hence, through this research it is expected that the developed compliant interconnect would address the needs of first level interconnects over the next decade and eliminate a bottleneck that threatens to impede the exponential growth in microprocessor performance. Also, the concepts developed in this research are generic in nature and can be extended to other aspects of electronic packaging. Flip chip assembly Compliant interconnects First level interconnects Chip to substrate interconnects Wafer level packaging Microelectronic packaging
33	Adhesive Wafer Bonding for Microelectronic and Microelectromechanical Systems Frank, Niklaus January 2002 (has links) Semiconductor wafer bonding has been a subject of interestfor many years and a wide variety of wafer bonding techniqueshave been reported in literature. In adhesive wafer bondingorganic and inorganic adhesives are used as intermediatebonding material. The main advantages of adhesive wafer bondingare the relatively low bonding temperatures, the lack of needfor an electric voltage or current, the compatibility withstandard CMOS wafers and the ability to join practically anykind of wafer materials. Adhesive wafer bonding requires nospecial wafer surface treatmentssuch as planarisation.Structures and particles at the wafer surfaces can be toleratedand compensated for some extent by the adhesive material.Adhesive wafer bonding is a comparably simple, robust andlowcost bonding process. In this thesis, adhesive wafer bondingtechniques with different polymer adhesives have beendeveloped. The relevant bonding parameters needed to achievehigh quality and high yield wafer bonds have been investigated.A selective adhesive wafer bonding process has also beendeveloped that allows localised bonding on lithographicallydefined wafer areas. Adhesive wafer bonding has been utilised in variousapplication areas. A novel CMOS compatible film, device andmembrane transfer bonding technique has been developed. Thistechnique allows the integration of standard CMOS circuits withthin film transducers that can consist of practically any typeof crystalline or noncrystalline high performance material(e.g. monocrystalline silicon, gallium arsenide,indium-phosphide, etc.). The transferred transducers or filmscan be thinner than 0.3 µm. The feature sizes of thetransferred transducers can be below 1.5 µm and theelectrical via contacts between the transducers and the newsubstrate wafer can be as small as 3x3 µm2. Teststructures for temperature coefficient of resistancemeasurements of semiconductor materials have been fabricatedusing device transfer bonding. Arrays of polycrystallinesilicon bolometers for use in uncooled infrared focal planearrays have been fabricated using membrane transfer bonding.The bolometers consist of free-hanging membrane structures thatare thermally isolated from the substrate wafer. Thepolycrystalline silicon bolometers are fabricated on asacrificial substrate wafer. Subsequently, they are transferredand integrated on a new substrate wafer using membrane transferbonding. With the same membrane transfer bonding technique,arrays of torsional monocrystalline silicon micromirrors havebeen fabricated. The mirrors have a size of 16x16 µm2 anda thickness of 0.34 µm. The advantages of micromirrorsmade of monocrystalline silicon are their flatness, uniformityand mechanical stability. Selective adhesive wafer bonding hasbeen used to fabricate very shallow cavities that can beutilised in packaging and component protection applications. Anew concept is proposed that allows hermetic sealing ofcavities fabricated using adhesive wafer bonding. Furthermore,microfluidic devices, channels and passive valves for use inmicro total analysis systems are presented. Adhesive wafer bonding is a generic CMOS compatible bondingtechnique that can be used for fabrication and integration ofvarious microsystems such as infrared focal plane arrays,spatial light modulators, microoptical systems, laser systems,MEMS, RF-MEMS and stacking of active electronic films forthree-dimensional high-density integration of electroniccircuits. Adhesive wafer bonding can also be used forfabrication of microcavities in packaging applications, forwafer-level stacking of integrated circuit chips (e.g. memorychips) and for fabrication of microfluidic systems. adhesive wafer bonding low temperature CMOS compatible selective local polymer thermoplastic thermosetting intermediate layer coating benzocyclobutene BCB photoresist epoxy glue wafer-level sacrificial etching grinding etch-stop
34	Entwicklung einer Dünnschichtverkappungstechnologie für oberflächennahe Mikrostrukturen Reuter, Danny 21 May 2008 (has links) In der vorliegenden Arbeit wird ein neues Verfahren zur Dünnschichtverkappung von oberflächennahen Mikrostrukturen vorgestellt. Ausgehend von den speziellen Anforderungen an die Verkappung oberflächennaher Mikrostrukturen, insbesondere von Strukturen mit hohem Aspektverhältnis, wurden die Verwendung eines Fluor-Kohlenstoff-Polymers als Opferschichtmaterial und die Eignung unterschiedlicher Schichtstapel zur Realisierung der Dünnschichtkappe untersucht. Die resultierende Technologie ermöglicht eine durchgehend trockenchemische Prozessierung. Für die Abschätzung der notwendigen Schichtdicken und den geometrischen Entwurf der Kappenstrukturen, wurden auf Basis der Plattentheorie analytische und numerische Modelle erstellt. Verschiedene Materialkombinationen bestehend aus Siliziumoxid, Siliziumnitrid und Aluminium wurden hinsichtlich ihrer mechanischen und thermomechanischen Eigenschaften untersucht und bewertet. Ein weiterer Schwerpunkt lag auf der Entwicklung und Optimierung der Opferschichtprozesse, sowie deren Integration in die Gesamttechnologie. Die Eignung der plasmagestützten Prozesse zur Abscheidung und Strukturierung des Opferpolymers wurde durch die Fertigung von verkapselten Beschleunigungssensoren nachgewiesen. Ein ausreichender hermetischer Verschluss der Dünnschichtkappe konnte durch die Messung der viskosen Dämpfung an Feder-Masse-Schwingern bestätigt werden. info:eu-repo/classification/ddc/620 ddc:620 Mikrosystemtechnik Opferschicht Plattentheorie Air gap Insulated Microstructures CF-Polymer Dünnschichtverkappung HARMS MEMS Packaging Oberflächenmikromechanik Schichtspannungen Wafer-Level-Packaging Waferbonden organische Opferschicht
35	Heterogeneous Integration of Shape Memory Alloysfor High-Performance Microvalves Gradin, Henrik January 2012 (has links) This thesis presents methods for fabricating MicroElectroMechanical System (MEMS) actuators and high-flow gas microvalves using wafer-level integration of Shape Memory Alloys (SMAs) in the form of wires and sheets. The work output per volume of SMA actuators exceeds that of other microactuation mechanisms, such as electrostatic, magnetic and piezoelectric actuation, by more than an order of magnitude, making SMA actuators highly promising for applications requiring high forces and large displacements. The use of SMAs in MEMS has so far been limited, partially due to a lack of cost efficient and reliable wafer-level integration approaches. This thesis presents new methods for wafer-level integration of nickel-titanium SMA sheets and wires. For SMA sheets, a technique for the integration of patterned SMA sheets to silicon wafers using gold-silicon eutectic bonding is demonstrated. A method for selective release of gold-silicon eutectically bonded microstructures by localized electrochemical etching, is also presented. For SMA wires, alignment and placement of NiTi wires is demonstrated forboth a manual approach, using specially built wire frame tools, and a semiautomatic approach, using a commercially available wire bonder. Methods for fixing wires to wafers using either polymers, nickel electroplating or mechanical silicon clamps are also shown. Nickel electroplating offers the most promising permanent fixing technique, since both a strong mechanical and good electrical connection to the wire is achieved during the same process step. Resistively heated microactuators are also fabricated by integrating prestrained SMA wires onto silicon cantilevers. These microactuators exhibit displacements that are among the highest yet reported. The actuators also feature a relatively low power consumption and high reliability during longterm cycling. New designs for gas microvalves are presented and valves using both SMA sheets and SMA wires for actuation are fabricated. The SMA-sheet microvalve exhibits a pneumatic performance per footprint area, three times higher than that of previous microvalves. The SMA-wire-actuated microvalve also allows control of high gas flows and in addition, offers benefits of lowvoltage actuation and low overall power consumption. / QC 20120514 Microelectromechanical systems MEMS silicon wafer-level integration heterogeneous integration wafer bonding Au-Si eutectic bonding release etching electrochemical etching microvalves microactuators shape memory alloy SMA NiTinol TiNi NiTi cold-state reset bias spring gate valves wire bonding
36	Intégration technologique alternative pour l'élaboration de modules électroniques de puissance / Advanced technological integration for power electronics modules Letowski, Bastien 25 November 2016 (has links) Les performances, l’encombrement, l’efficacité et la fiabilité des dispositifs sont parmi les enjeux majeurs de l’électronique de puissance. Ils se traduisent sur la conception, la fabrication et le packaging des semiconducteurs. Aujourd’hui, le packaging 3D apporte des réponses concrètes à ces problématiques en regard de l’approche standard (2D). Malgré les excellentes propriétés de ces modules 3D au niveau de la réduction de la signature CEM et du refroidissement, la réalisation, notamment les interconnexions, est complexe. Une approche globale prenant en compte un maximum de paramètres a été développée dans cette thèse. L’ensemble de ce travail s’appuie sur deux propositions que sont la conception couplée entre les composants et le packaging ainsi qu’une fabrication collective à l’échelle de la plaque des modules de puissance. Elles se combinent par la mise en place d’une filière d’étapes technologiques appuyée sur une boite à outils de procédés génériques. Cette approche est concrétisée par la réalisation d’un module de puissance 3D performant et robuste adressant des convertisseurs polyphasés avec des gains aussi bien sur les procédés de fabrication que le module lui-même ainsi que sur le système final.Ce travail offre une nouvelle vision alternative pour l’élaboration des modules électroniques de puissance. Il ouvre également des opportunités pour une fabrication et un packaging plus performants pour les nouveaux semiconducteurs grand gap. / Performances, efficiency and reliability are among the main issues in power electronics. Nowadays, 3D packaging solutions increase standard planar module (2D) performances, for instance EMC. However such integrations are based on complex manufacturing, especially concerning interconnections. Improvements require global and advanced solutions. This work depends on two proposed concepts: a coupled design of the power devices and their associated package and a collective wafer-level process fabrication. A technological offer is proposed based on an innovative power packaging toolbox. Our approach is materialized by the fabrication of a 3D polyphase power module which proved to be more efficient and reliable. The benefits are more precise process manufacturing, lower EMI generation and lower inductive interconnections.As a matter of fact, this work offers a new and advanced technological integration for future power electronics modules, perfectly suitable for the wide bandgap semiconductors. Electronique de puissance Packaging 3D Conception couplé composant/packaging Collage direct métal-Métal Fabrication collective Packaging à l’échelle de la plaque Power Electronics 3D packaging Wire-Bond-Less module Wafer-Level packaging Direct copper bonding Coupled design device/package 620
37	Heterogeneous Integration of AlN MEMS Contour-Mode Resonators and CMOS Circuits Calayir, Enes 01 October 2017 (has links) The increasing demand for high performance and miniature high frequency electronics has motivated the development of Micro-electro Mechanical Systems (MEMS) resonators, some of which have already become a commercial success for the making of filters, duplexers and oscillators used in radio frequency (RF) front-end systems for portable electronic devices. These MEMS components not only enable size, power and cost reduction with respect to their existing counterparts, but also open exciting opportunities for implementing new functionalities when used in large arrays. Almost all MEMS resonators require interfacing with one or more Complementary Metal Oxide Semiconductor (CMOS) integrated circuit components or modules in processing raw signals from individual MEMS devices. Hence, these devices should be integrated with CMOS circuits in an efficient and robust way in order to facilitate their deployment in large arrays with minimal parasitics, delay and power losses due to signal routing and CMOS-MEMS interconnects. Among the MEMS resonators developed to date, Aluminum Nitride (AlN) MEMS Contour-Mode Resonators (CMRs) offer high electro-mechanical coupling coefficient (𝑘𝑡2) and quality factor (Q), and a center frequency (f0) that can be set lithographically by varying the device in-plane dimensions. Also, AlN MEMS CMRs can be fabricated using state-of-the-art CMOS processes and micromachining techniques. These properties allow the synthesis of multi-frequency band-pass filters (BPFs) on a single chip with a low insertion loss and the capability of direct matching to 50 Ω systems. All these advantages, along with a sufficiently mature fabrication process, make AlN CMRs one of the ideal candidates for pursuing their integration with CMOS technology and implement high performance filters with programming capability. In this work we develop for the first time a three-dimensional (3D) heterogeneously integrated AlN MEMS-CMOS platform that enables the realization of such systems as self- healing filters for RF front-ends and programmable filter arrays for cognitive radios. We collaborated with the A*STAR, Institute of Microelectronics (IME), Singapore in the development of AlN MEMS platform on an 8" silicon (Si) wafer; on the other hand, CMOS chips were fabricated in 65 nm International Business Machines Corporation (IBM) and 28 nm Samsung processes. Solder bumps were placed on CMOS chips by Tag and Label Manufacturers Institute (TLMI) under the supervision of Metal Oxide Semiconductor Implementation Service (MOSIS). We demonstrated 3D integrated chip stacks with primary RF signal routing on MEMS and on CMOS for self-healing filters, and showcased the other system via wire-bonding to off-the-shelf CMOS components on a printed circuit board (PCB) because of the inability to continue to have access to the CMOS wafers and bumping processes over the last two years of the project. AlN MEMS Contour-Mode Resonators Power Converters Programmable Filter Arrays Wafer-level thin film encapsulation
38	MEMS-Laser-Display-System / MEMS Laser Display System Specht, Hendrik 19 October 2011 (has links) (PDF) In der vorliegenden Arbeit werden die im Zusammenhang mit der Strahlablenkung stehenden Systemaspekte der auf MEMS-Scanner basierenden Laser-Display-Technologie theoretisch analysiert und aus den Ergebnissen die praktische Implementierung eines Laser-Display-Systems als Testplattform vorgenommen. Dabei werden mit einem Ansatz auf Basis zweier 1D-Scanner und einem weiteren Ansatz mit einem 2D-Scanner zwei Varianten realisiert. Darüber hinaus erfolgt die Entwicklung eines bildbasierten Multiparametertestverfahrens, welches sowohl für den Test komplettierter Strahlablenkeinheiten bzw. Projektionsmodule als auch zum umfassenden und zeiteffizienten Test von MEMS-Scannern auf Wafer-Level geeignet ist. Mit diesem Verfahren erfolgt eine Charakterisierung der zwei realisierten Varianten des Laser-Displays. Ausgehend von den Eigenschaften des menschlichen visuellen Systems und den daraus resultierenden Anforderungen an das Bild sowie einer systemtheoretischen Betrachtung des mechanischen Verhaltens von MEMS-Scannern bildet die Ansteuersignalerzeugung für den resonanten Betrieb der schnellen und den quasistatischen Betrieb der langsamen Achse einen Schwerpunkt. Neben dem reinen digitalen Regler- bzw. Filterentwurf sowie mehreren Linearisierungsmaßnahmen beinhaltet dieser auch die Herleitung einer FPGA-basierten Videosignalverarbeitung zur Konvertierung von Scannpattern, Zeitregime und Auflösung mit einer entsprechenden Synchronisierung von Strahlablenkung und Lasermodulation. Auf Grundlage der daraus resultierenden Erkenntnisse über den Zusammenhang zwischen Scanner-/Systemparametern und Bildparametern werden Testbild-Bildverarbeitungsalgorithmus-Kombinationen entwickelt und diese, angeordnet in einer Sequenz, mit einem Kalibrierverfahren zu einem Testverfahren für MEMS-Scanner vervollständigt. Die Ergebnisse dieser Arbeit entstanden im Rahmen von industriell beauftragten F&E-Projekten und fließen in die andauernde Fortführung des Themas beim Auftraggeber ein. Laserdisplay Mikrospiegel MOEMS Videosignalverarbeitung Scannpattern Rasterscann Lissajous Positionsregelung FIR-Filter IIR-Filter resonanter Betrieb quasistatischer Betrieb Testverfahren Wafer-Level laser display micro mirror MEMS MOEMS image quality resolution distortion linearity video processing scaling scan pattern line scan Lissajous system model position control phase locked loop FIR IIR filter resonant drive quasi-static drive wafer level test image processing ddc:003 ddc:620 ddc:629 MEMS Bildqualität Auflösung Verzeichnung Linearität Skalierung Systemmodell Phasenregelung Nichtrekursives Filter Rekursivfilter Test Bildverarbeitung
39	MEMS-Laser-Display-System: Analyse, Implementierung und Testverfahrenentwicklung Specht, Hendrik 20 May 2011 (has links) In der vorliegenden Arbeit werden die im Zusammenhang mit der Strahlablenkung stehenden Systemaspekte der auf MEMS-Scanner basierenden Laser-Display-Technologie theoretisch analysiert und aus den Ergebnissen die praktische Implementierung eines Laser-Display-Systems als Testplattform vorgenommen. Dabei werden mit einem Ansatz auf Basis zweier 1D-Scanner und einem weiteren Ansatz mit einem 2D-Scanner zwei Varianten realisiert. Darüber hinaus erfolgt die Entwicklung eines bildbasierten Multiparametertestverfahrens, welches sowohl für den Test komplettierter Strahlablenkeinheiten bzw. Projektionsmodule als auch zum umfassenden und zeiteffizienten Test von MEMS-Scannern auf Wafer-Level geeignet ist. Mit diesem Verfahren erfolgt eine Charakterisierung der zwei realisierten Varianten des Laser-Displays. Ausgehend von den Eigenschaften des menschlichen visuellen Systems und den daraus resultierenden Anforderungen an das Bild sowie einer systemtheoretischen Betrachtung des mechanischen Verhaltens von MEMS-Scannern bildet die Ansteuersignalerzeugung für den resonanten Betrieb der schnellen und den quasistatischen Betrieb der langsamen Achse einen Schwerpunkt. Neben dem reinen digitalen Regler- bzw. Filterentwurf sowie mehreren Linearisierungsmaßnahmen beinhaltet dieser auch die Herleitung einer FPGA-basierten Videosignalverarbeitung zur Konvertierung von Scannpattern, Zeitregime und Auflösung mit einer entsprechenden Synchronisierung von Strahlablenkung und Lasermodulation. Auf Grundlage der daraus resultierenden Erkenntnisse über den Zusammenhang zwischen Scanner-/Systemparametern und Bildparametern werden Testbild-Bildverarbeitungsalgorithmus-Kombinationen entwickelt und diese, angeordnet in einer Sequenz, mit einem Kalibrierverfahren zu einem Testverfahren für MEMS-Scanner vervollständigt. Die Ergebnisse dieser Arbeit entstanden im Rahmen von industriell beauftragten F&E-Projekten und fließen in die andauernde Fortführung des Themas beim Auftraggeber ein. info:eu-repo/classification/ddc/003 ddc:003 info:eu-repo/classification/ddc/620 ddc:620 info:eu-repo/classification/ddc/629 ddc:629
40	Integration and Fabrication Techniques for 3D Micro- and Nanodevices Fischer, Andreas C. January 2012 (has links) The development of micro and nano-electromechanical systems (MEMS and NEMS) with entirely new or improved functionalities is typically based on novel or improved designs, materials and fabrication methods. However, today’s micro- and nano-fabrication is restrained by manufacturing paradigms that have been established by the integrated circuit (IC) industry over the past few decades. The exclusive use of IC manufacturing technologies leads to limited material choices, limited design flexibility and consequently to sub-optimal MEMS and NEMS devices. The work presented in this thesis breaks new ground with a multitude of novel approaches for the integration of non-standard materials that enable the fabrication of 3D micro and nanoelectromechanical systems. The objective of this thesis is to highlight methods that make use of non-standard materials with superior characteristics or methods that use standard materials and fabrication techniques in a novel context. The overall goal is to propose suitable and cost-efficient fabrication and integration methods, which can easily be made available to the industry. The first part of the thesis deals with the integration of bulk wire materials. A novel approach for the integration of at least partly ferromagnetic bulk wire materials has been implemented for the fabrication of high aspect ratio through silicon vias. Standard wire bonding technology, a very mature back-end technology, has been adapted for yet another through silicon via fabrication method and applications including liquid and vacuum packaging as well as microactuators based on shape memory alloy wires. As this thesis reveals, wire bonding, as a versatile and highly efficient technology, can be utilized for applications far beyond traditional interconnections in electronics packaging. The second part presents two approaches for the 3D heterogeneous integration based on layer transfer. Highly efficient monocrystalline silicon/ germanium is integrated on wafer-level for the fabrication of uncooled thermal image sensors and monolayer-graphene is integrated on chip-level for the use in diaphragm-based pressure sensors. The last part introduces a novel additive fabrication method for layer-bylayer printing of 3D silicon micro- and nano-structures. This method combines existing technologies, including focused ion beam implantation and chemical vapor deposition of silicon, in order to establish a high-resolution fabrication process that is related to popular 3D printing techniques. / <p>QC 20121207</p> Microelectromechanical systems MEMS Nanoelectromechanical systems NEMS silicon wafer-level chip-level through silicon via TSV packaging 3D packaging vacuum packaging liquid encapsulation integration heterogeneous integration wafer bonding microactuators shape memory alloy SMA wire bonding magnetic assembly self-assembly 3D 3D printing focused ion beam FIB

Search results