No description available.

<p>GaAs/GaP heterostructure nanowires (NWs) were grown on GaAs(111)B and Si(111) substrates by gold (Au) assisted vapor-liquid-solid (VLS) growth in a molecular beam epitaxy (MBE) system. NW morphology and crystal structure were characterized by scanning electron microscopy (SEM) and transmission electron microscopy (TEM). Early results indicated substantial differences in the length and crystal structure of the GaAs/GaP heterostructures. Efforts to remove these inhomogeneities required an improved Au VLS seed deposition method as well as a better understanding of VLS growth across GaAs/GaP hetero-interfaces.</p> <p>Experiments with GaAs/GaP heterostructures yielded the observation of changes in crystal phase in GaP, including the first reported occurrence of the 4H polytype. These observations revealed the presence of transient growth behavior during the formation of the GaAs to GaP hetero-interface that was unique to the VLS technique. Further characterization required the need to move from VLS seeds formed by annealing thin Au films to Au particles formed precisely by electron beam lithography (EBL). NW growth using EBL patterned Au seeds was discovered to be inhibited by the formation of a thin silicon oxide layer, formed at low temperatures by Au-enhanced silicon oxidation. Elimination of this layer immediately prior to growth resulted in successful patterned VLS growth.</p> <p>A systematic study of the transient GaP growth behavior was then conducted using patterned arrays to grow GaAs/GaP heterostructure NWs with frequent, periodic oscillations in the group V composition. These oscillations were measured by high angle annular dark field (HAADF) to determine the instantaneous growth rate of many NWs. A phenomenological model was fit to the data and transient growth rate behavior following a GaAs to GaP hetero-interface was understood on the basis of transient droplet compositions, which arise due to the large difference in As or P alloy concentrations required to reach the critical supersaturation.</p> / Doctor of Philosophy (PhD)

Our society demands for increasingly powerful and efficient microprocessors. However, the conventional method to achieve this, i.e. by reducing the device dimensions and operation voltage of field-effect transistors (FETs), is approaching physical limits. This state of things is driving science and industry to consider new approaches for the generation of efficient logic devices. An emerging solution is the use of reconfigurable FETs (RFETs) that – unlike conventional CMOS transistors – do not need doping but can be toggled between p- and n-type behavior in runtime. For this to be possible, it is necessary to employ an intrinsic channel with Schottky junctions at source and drain. A program gate then toggles the polarity of the device at the Schottky junction on the drain side while one or more additional control gates switch the transistor on or off. This allows to create compact and delay-efficient logic gates that can switch their functionality dynamically, e.g. to save area or to prevent the disclosure of the circuit functionality. Additionally, the ability to include multiple gates in a single transistor to implement a wired-AND functionality allows to create power- and delay-efficient circuits. This thesis demonstrates that such devices can be created by means of a lithographic top-down technology based on commercial silicon-on-insulator (SOI) wafers. In order to ensure a compatibility with future CMOS process lines, the channels are created from silicon nanosheets and nanowires, which will most likely substitute the current FinFET and FD-SOI technology in the future. Nano-dimensional channels allow for ideal electrostatic control by the gates especially if the gates surround them. For this purpose, a process employing multiple oxide etching and oxidation steps, nickel silicide formation and the structuring of conformal metal gates is developed to create shrank and omega-gated nanosheets and nanowires with atomically sharp source and drain Schottky junctions. The resulting RFETs feature high on-current densities, high on/off current ratios and up to four individual gates that realize a wired-AND functionality. More importantly, in contrast to top-down fabricated RFETs in earlier works, these RFETs provide symmetrical electrical characteristics for p- and n-configuration but only need a single supply voltage. These properties will allow to create circuits of cascaded, static logic gates with polarity-independent signal delay times and no need for interposed buffers to refresh the signals. Additionally, the use of ferroelectric materials to create RFETs with nonvolatile programming has been tested at a Schottky-barrier MOSFET. Unfortunately, contact fabrication by self-aligned silicidation can lead to some difficulties: The silicide intrusion length varies widely even between similar nanowires on the same chip, which makes the fabrication of short channels and the application of narrow gates particularly challenging. Detailed analyses in this work show that the variation is mainly caused by the variable amount of nickel supplied. Several material-, temperature- and geometry-based methods to gain a more homogeneous silicidation length are tested. One of these methods employs the layout freedom of the top-down technology to create novel structures of nanowires with local volume extensions. When using a single nickel source, these structures allow to study the impact of wire geometry on silicidation dynamics independently from the nickel contact quality. The gained findings have implications well beyond the application in RFETs, as nickel silicidation is widely used in state-of-the-art semiconductor technology.:Abstract Kurzzusammenfassung 1 Introduction 2 Fundamentals and state-of-the-art of reconfigurable field-effect transistors 2.1 Schottky junction 2.2 Schottky-barrier field-effect transistor 2.3 Current control by the gate voltage 2.4 Reconfigurable FETs 2.4.1 Working principle 2.4.2 Architectures and channel materials of RFETs in prior works 2.4.3 Applications 2.4.4 Requirements for the use in circuits 3 Transistor fabrication 3.1 Electron-beam lithography 3.2 Top-down nanowire fabrication 3.3 Nanowire oxidation and underetch 3.3.1 Oxidation of nanowires 3.3.2 Oxidation processes 3.4 Top-gate fabrication 3.4.1 Basic process for tri-gate 3.4.2 Advanced process for omega-gate 3.4.3 Integration of ferroelectric hafnium-zirconium oxide 3.5 Contact formation by nickel silicidation 3.5.1 Contact metal selection 3.5.2 Nickel deposition and silicide formation 3.5.3 Influences on nickel silicidation in nanowires 3.5.3.1 General 3.5.3.2 Silicide and void formation in different nanowire orientations 3.5.3.3 Influence of nanowire width on silicidation length 3.5.3.4 Importance of an oxide shell 3.5.3.5 Titanium interlayer and exhaustible nickel source 3.5.3.6 Influence of the contact to the nickel supply 3.5.3.7 Effect of temperature on silicidation length homogeneity 3.6 Gate-first and gate-last approach 3.7 RFET circuit realization 3.7.1 Logic gate layout 3.7.2 Mix-and-match technology 4 Nickel silicidation in extended wire geometries 4.1 Silicidation into areas 4.2 Control of silicide growth regime by extensions to nanowires 4.3 Polder extensions for controlled silicidation lengths 4.3.1 Concept and model 4.3.2 Experimental verification 5 Transistor characteristics 5.1 Measurement setup 5.2 Single gate Schottky-barrier MOSFET 5.2.1 Back-gate control 5.2.2 Single top-gate control 5.3 Double top-gate RFET 5.3.1 Tri-gate architecture by gate-last fabrication 5.3.2 Omega-gate architecture by gate-first fabrication 5.4 Multiple independent top-gate RFET 5.4.1 Value of multiple independent gates 5.4.2 Single channel MIG-RFET 5.4.3 Multiple channel MIG-RFET 5.5 Towards nonvolatile RFETs using ferroelectric gate dielectric 5.5.1 Fundamentals and applications of ferroelectric materials in FETs 5.5.2 Schottky-barrier MOSFET with ferroelectric gate 5.6 Performance comparison to state-of-the-art RFETs 6 Conclusion 7 Outlook 7.1 Enhanced understanding, performance and yield of RFETs 7.2 RFETs with split channels 7.3 Silicidation control 8 Appendix 8.1 Analysis of unsuccessful silicidation on circuit chips Bibliography Own publications List of constants and symbols List of abbreviations Acknowledgments Curriculum Vitae / Unsere Gesellschaft verlangt nach immer leistungsfähigeren und effizienteren Mikroprozessoren. Die herkömmlichen Methoden, d.h. das Reduzieren der Bauelementabmessungen und der Betriebsspannung von Feldeffekttransistoren (FETs), nähern sich jedoch physikalischen Grenzen. Diese Tatsache veranlasst Forschung und Industrie dazu, neue Ansätze bei der Erzeugung von effizienten logischen Schaltkreisen zu verfolgen. Auf großes Interesse stößt dabei die Verwendung von rekonfigurierbaren Feldeffekttransistoren (RFETs), die im Gegensatz zu herkömmlichen FETs keine Dotierung benötigen, sondern jederzeit zwischen p- und n-Typ Verhalten umgeschaltet werden können. Dazu wird ein intrinsischer Kanal mit Schottky-Kontakten an den Drain- und Source-Anschlüssen benötigt. Außerdem wird ein Programmier-Gate verwendet um die Polarität des Bauelements festzulegen, und ein oder mehrere weitere Kontroll-Gates schalten den Transistor ein oder aus. Dies ermöglicht es kompakte und laufzeiteffiziente Logikgatter zu konstruieren, die ihrer Funktionalität dynamisch verändern können, zum Beispiel um den Flächenverbrauch zu reduzieren oder um eine Enthüllung der Schaltkreisfunktionalität zu verhindern. Außerdem können in einem einzelnen Transistor mehrere Gates angelegt werden. Die sich ergebende nicht-komplementäre UND-Verkettung kann dazu genutzt werden, um energie- und laufzeit-sparende Schaltkreise zu generieren. Diese Arbeit weist nach, dass solche Bauelemente mit einem lithographischen Top-Down-Ansatz auf Basis von kommerziellen Silizium-auf-Isolator Substraten (sog. SOI-Wafern) realisierbar sind. Um eine Kompatibilität mit zukünftigen CMOS-Prozesslinien sicherzustellen, wurden die Kanäle aus nanometer-dünnen Silizium-Drähten oder -Bändern gebildet. Es wird erwartet, dass solche Kanalgeometrien bald die heutigen FinFET und FD-SOI Technologien ablösen werden, weil sie insbesondere mit umschließendem Gate eine optimale elektrostatische Gate-Kontrolle über den Kanal aufweisen. Der in dieser Arbeit entwickelte Prozess umfasst daher mehrfache Oxid-Ätzungen und Oxidationen zur Schrumpfung und teilweisen Unterätzung der Kanäle, die Bildung von abrupten Schottky-Kontakten aus Nickel-Silizid und die Strukturierung umschließender Metall-Gates. Die erzeugten RFETs weisen besonders hohe Stromdichten im An-Zustand und sehr hohe Verhältnisse von An- zu Aus-Strom auf. Außerdem besitzen sie bis zu vier unabhängige Gates, deren Eingänge somit quasi UND-verknüpft sind. Vor allem aber weisen diese RFETs im Gegensatz zu vorangegangenen Arbeiten symmetrische elektrische Charakteristiken für p- und n-Konfiguration auf, wozu sie sogar nicht mehr als eine Betriebsspannung benötigen. Diese Eigenschaften ermöglichen die Erzeugung von Schaltkreisen aus verkoppelten Logikgattern, bei denen die Signal-Laufzeit nicht von der Polarität der Transistoren abhängt und bei denen die Signale nicht durch zwischengeschaltete Pufferschaltungen aufgefrischt werden müssen. Darüber hinaus wurde in einem Schottky-Barrieren FET die Verwendung ferroelektrischer Materialien erprobt, mit denen zukünftig RFETs mit nichtflüchtiger Programmierung erzeugt werden könnten. Leider bereitet die Kontaktbildung durch die selbst-ausgerichtete Silizidierung häufig Probleme: Die Silizid-Eindringlänge schwankt stark, selbst zwischen ähnlichen Nanodrähten auf demselben Chip, was die Herstellung kurzer Kanäle und die Verwendung schmaler Gates besonders erschwert. Detaillierte Analysen in dieser Arbeit zeigen, dass insbesondere der ungleiche Nachschub von Nickel diese Varianz verursacht. Verschiedene material-, temperatur- und geometrie-basierte Ansätze wurden getestet um homogenere Silizid-Eindringlängen zu erreichen. Einer dieser Ansätze macht sich zunutze, dass mit der Top-Down-Technologie beliebige Strukturen definiert werden können, sodass Nanodrähte lokal erweitert werden können. Wenn solche Strukturen mit nur einer einzelnen Nickelquelle verbunden sind, kann der Einfluss der Drahtgeometrie auf den Silizidierungsprozess unabhängig von der Güte des Nickel-Kontakts beobachtet werden. Die auf diese Weise gewonnenen Erkenntnisse sind über die Arbeit an RFETs hinaus von Relevanz, da die Nickel-Silizidierung in vielen modernen Halbleiterprozessen zum Einsatz kommt.:Abstract Kurzzusammenfassung 1 Introduction 2 Fundamentals and state-of-the-art of reconfigurable field-effect transistors 2.1 Schottky junction 2.2 Schottky-barrier field-effect transistor 2.3 Current control by the gate voltage 2.4 Reconfigurable FETs 2.4.1 Working principle 2.4.2 Architectures and channel materials of RFETs in prior works 2.4.3 Applications 2.4.4 Requirements for the use in circuits 3 Transistor fabrication 3.1 Electron-beam lithography 3.2 Top-down nanowire fabrication 3.3 Nanowire oxidation and underetch 3.3.1 Oxidation of nanowires 3.3.2 Oxidation processes 3.4 Top-gate fabrication 3.4.1 Basic process for tri-gate 3.4.2 Advanced process for omega-gate 3.4.3 Integration of ferroelectric hafnium-zirconium oxide 3.5 Contact formation by nickel silicidation 3.5.1 Contact metal selection 3.5.2 Nickel deposition and silicide formation 3.5.3 Influences on nickel silicidation in nanowires 3.5.3.1 General 3.5.3.2 Silicide and void formation in different nanowire orientations 3.5.3.3 Influence of nanowire width on silicidation length 3.5.3.4 Importance of an oxide shell 3.5.3.5 Titanium interlayer and exhaustible nickel source 3.5.3.6 Influence of the contact to the nickel supply 3.5.3.7 Effect of temperature on silicidation length homogeneity 3.6 Gate-first and gate-last approach 3.7 RFET circuit realization 3.7.1 Logic gate layout 3.7.2 Mix-and-match technology 4 Nickel silicidation in extended wire geometries 4.1 Silicidation into areas 4.2 Control of silicide growth regime by extensions to nanowires 4.3 Polder extensions for controlled silicidation lengths 4.3.1 Concept and model 4.3.2 Experimental verification 5 Transistor characteristics 5.1 Measurement setup 5.2 Single gate Schottky-barrier MOSFET 5.2.1 Back-gate control 5.2.2 Single top-gate control 5.3 Double top-gate RFET 5.3.1 Tri-gate architecture by gate-last fabrication 5.3.2 Omega-gate architecture by gate-first fabrication 5.4 Multiple independent top-gate RFET 5.4.1 Value of multiple independent gates 5.4.2 Single channel MIG-RFET 5.4.3 Multiple channel MIG-RFET 5.5 Towards nonvolatile RFETs using ferroelectric gate dielectric 5.5.1 Fundamentals and applications of ferroelectric materials in FETs 5.5.2 Schottky-barrier MOSFET with ferroelectric gate 5.6 Performance comparison to state-of-the-art RFETs 6 Conclusion 7 Outlook 7.1 Enhanced understanding, performance and yield of RFETs 7.2 RFETs with split channels 7.3 Silicidation control 8 Appendix 8.1 Analysis of unsuccessful silicidation on circuit chips Bibliography Own publications List of constants and symbols List of abbreviations Acknowledgments Curriculum Vitae

Les nanofils de semiconducteurs, d’oxides métalliques ou encore les nanotubes de carbone suscitent beaucoup d’intérêt pour des applications en nanoélectronique, mais également pour le développement de nanocapteurs chimiques ou biologiques. Cet intérêt pour les capteurs est principalement motivé par les propriétés liées aux faibles dimensions radiales et aux forts ratios surface/volume de ces nano-objets qui les rendent extrêmement sensibles aux effets de surface, et par conséquent à leur environnement. Les variations de charges de surface des matériaux en fonction du milieu peuvent également être utilisées comme une voie pour l’auto-organisation de nano-objets. Ce travail s’inscrit dans cette perspective. La voie chimique explorée pour la localisation est compatible avec une intégration de nano-objets a posteriori sur une technologie CMOS silicium. Plus précisément, notre approche « Bottom Up » repose sur les variations de la charge de surface du SiO2 et du Si3N4 en fonction du pH de la solution. Après une revue de littérature sur les points de charge nulle (PZC) des différents isolants selon leurs techniques d’élaboration, nous avons étudié expérimentalement les propriétés de couches de SiO2 thermique et de Si3N4 (LPCVD). Les PZC de ces différents isolants ont été déterminés par des mesures d’impédance électrochimique réalisées sur des structures EIS et couplées avec des mesures d’angle de contact en fonction du pH. Une étude systématique en fonction du pH (1.5 à 4.5) a été réalisée et un protocole expérimental a pu être mis en place pour démontrer la localisation préférentiellement les nanofils de silicium sur Si3N4. Nous avons pu démontrer qu’une localisation quasi parfaite était possible pour un pH compris entre 3 et 3,25 conformément au modèle électrostatique proposé. Le procédé développé présente l’avantage d’être simple, reproductible et peu coûteux. Il utilise une chimie très classique à température ambiante pour localiser des nano-objets silicium sans présenter de risque pour les dispositifs CMOS des niveaux inférieurs. / Semiconductor and metal oxides nanowires as well as carbon nanotubes are attractive for Nano electronic applications but also for chemical or biological sensors. This interest is related to the properties of 1D nanostructures with very small diameters and with high surface / volume ratios. The main property of such nanostructures is the high electrostatic sensitivity to their environment. The related surface charge variations as function of the medium may also be used as a way for the nanostructure self-organization. This work has been developed with this perspective. The investigated chemical approach is compatible with a post-integration of nano-objects on silicon CMOS technologies. More precisely, our “Bottom Up” method uses the different surface charges on SiO2 and Si3N4 as a function of the solution pH. After a literature review focused on the Point of Zero Charge (PZC) for insulating materials depending on the fabrication techniques, we have studied experimentally thermal SiO2 and LPCVD Si3N4 layers grown or deposited on silicon. The PZC of our layers have been determined using electrochemical impedance measurements in a EIS configuration. These impedance measurements have been cross correlated with contact angle measurements as function of the solution’s pH. A systematic study as function of pH in the 1.5 – 4.5 range as been carried out and an experimental protocol has been found in order to demonstrate the preferential localization of silicon nanowires on Si3N4. From this study, it is found that a quasi-perfect localization is possible for a pH between 3 and 3.25 as expected from the proposed electrostatic model. Finally, the developed process is low-cost, simple and reproducible which presents important advantages. It uses a very classical chemistry at ambient temperature and allows the localization of silicon nano-objects without any risk for the CMOS devices of the front-end level.

This work focuses on the evaluation of the feasibility to employ silicon (Si) nanowire based parallel arrays of Schottky-barrier field effect transistors (SB-FETs) as transducers for potentiometric biosensors and their overall performance as building blocks for novel functional electronics. Nanowire parallel arrays of SB-FETs were produced and electrically characterized during this work. Nominally undoped Si nanowires with mean diameter of 20nm were synthesized by chemical vapor deposition (CVD) driven bottom-up growth and subsequently transferred via a printing process to Si/SiO2 chip substrates. Thereby, dense parallel aligned nanowire arrays are created. After dry oxidation of the nanowires, standard photolithography and deposition methods are employed to contact several hundred nanowires with interdigitated Ni electrodes in parallel. A silicidation step is used to produce axially intruded Ni-silicide (metallic) phases with a very abrupt interface to the Si (semiconducting) segment. Acting as front gate dielectric, the chip surface is entirely covered by an Al2O3 layer. For sensor applications, this layer further serves as electrical isolation of the electrodes and protects them from corrosion in electrolytes. Fabricated devices are part of the SOI (Si on insulator) transistor family with top (front) and back gate and exhibit ambipolar rectifying behavior. The top gate exhibits omega geometry with a 20nm thin Al2O3 dielectric, the back gate planar geometry with a 400nm thick SiO2 dielectric. The influence of both gates on the charge transport is summarized in the statistical analysis of transfer and output characteristic for 7 different lengths (for each 20 devices) of the Si conduction channel. A nonlinear scaling of on-currents and transconductance with channel length is revealed. Off-currents are influenced from both p- and n-type conduction at the same time. Increasing lateral electric fields (LEF) lead to a decline of suppression capability of both p- and n-currents by a single gate. This is reflected in a deteriorated swing and higher off-current towards decreasing channel lengths (increasing LEF). However, by individual gating of Schottky junction and channel, p- and n-type currents can be controlled individually. Both charge carrier types, p and n, can be suppressed efficiently at the same time leading to low off-currents and high on/off current ratio for all investigated channel lengths. This is achieved by a combined top and back double gate architecture, for which the back gate controls the Schottky junction resistance. It is demonstrated that a fixed high Schottky junction serial resistance, severely impairs the transconductance. However, the transconductance can be significantly increased by lowering this resistance via the back gate, enhancing the transducer performance significantly. Al2O3 covered SB-FETs were employed as pH sensors to evaluate their performance and signal to noise ratio (SNR). Current modulation per pH was observed to be directly proportional to the transconductance. The transistor related signal to noise ratio (SNR) is thus proportional to the transconductance to current noise ratio. Device noise was characterized and found to limit the SNR already below the peak transconductance regime. Statistical analysis showed that the nanowire SB-FET transconductance and noise both scale proportional with the current. Therefore, the SNR was found to be independent on the nanowire channel lengths under investigation. The high process yield of nanowire SB-FET parallel array fabrication close to hundred percent enables this platform to be used for simple logic and biosensor elements. Because of the low fabrication temperatures needed, the foundation is laid to produce complementary logic with undoped Si on flexible substrates. For previously reported results, the presence of Schottky junctions severely impaired the transconductance, restricting the applicability of SB-FETs as transducers. This work shows, that an electric decoupling of the Schottky junction can reduce these restrictions, making SB-FETs feasible for sensor applications. / Diese Dissertation ist der Bewertung von Silizium (Si) Nanodraht basierten Parallelschaltungen von Schottky-Barrieren-Feld-Effekt-Transistoren (SB-FETs) als Wandler für potentiometrische Biosensoren und deren generelle Leistungsfähigkeit als Bauelement neuartiger funktioneller Elektronik gewidmet. In dieser Arbeit wurden Parallelschaltungen von Nanodraht SB-FETs hergestellt und elektrisch charakterisiert. Nominell undotierte Si Nanodrähte mit durchschnittlichem Durchmesser von 20nm wurden mittels chemischer Dampfphasenabscheidung (CVD) synthetisiert und anschließend durch einen Druckprozess auf ein Si/SiO2 Chip-Substrat transferiert. Damit wurden dicht gepackte, parallel ausgerichtete Nanodraht Schichten erzeugt. Nach Trockenoxidation der Nanodrähte wurden diese mit Standard Lithographie und Abscheidungsmethoden mit interdigitalen Nickel (Ni) Elektroden als Parallelschaltung kontaktiert. Durch einen Temperprozess bilden sich axial eindiffundierte metallische Ni-Silizid-Phasen, mit einer sehr abrupten Grenzfläche zum halbleitenden Si Segments des Nanodrahts. Die Chipoberfläche wird vollständig mit einer Al2O3-Schicht bedeckt, welche als Frontgate-Dielektrikum oder als elektrische Isolation und Korrosionsschutzschicht für Elektroden in Elektrolytlösungen im Falle der Sensoranwendungen dient. Die hier gezeigten Bauelemente sind Teil der SOI (Si on insulator) Transistoren-Familie mit Top- (Front) und Backgate und zeigen ein ambipolares Schaltverhalten. Die Topgates besitzen eine Omega-Geometrie mit 20nm dickem Al2O3 Dielektrikum, das Backgate eine planare Geometrie mit 400nm dickem SiO2 Dielektrikum. Der Einfluss beider Gates auf den Ladungstransport ist in einer statistischen Analyse der Transfer- und Output-Charaktersitiken für 7 unterschiedliche Si-Leitungskanallängen zusammengefasst. Eine nichtlineare Skalierung von Strom und Transkonduktanz mit Leitungskanallänge wurde aufgedeckt. Die Ströme im Aus-Zustand des Transistors sind durch das Vorhandensein gleichzeitiger p- als auch n-Typ Leitung bestimmt. Die Zunahme lateraler elektrischer Felder (LEF) führt zu einem Verlust des gleichzeitigen Ausschaltvermögens von p- und n-Strömen bei Ansteuerung mit einem einzelnen Gate. Dies äußert sich durch einen graduell verschlechterten Swing und höheren Strom im Aus-Zustand bei verringerter Leitungskanallänge (gleichbedeutend mit erhöhten LEF). Durch eine getrennte Ansteuerung von Schottky-Kontakt und Leitungskanal lassen sich p- and n-Leitung jedoch unabhängig voneinander kontrollieren. Beide Ladungsträgertypen können so simultan effizient unterdrückt werden, was zu einem geringen Strom im Aus-Zustand und einem hohen An/Aus- Stromverhältnis für alle untersuchten Kanallängen führt. Dies wird durch eine Gatearchitektur mit kombiniertem Top- und Backgate erreicht, bei der das Backgate den Ladungstransport durch den Schottky-Kontakt und dessen Serienwiderstand kontrolliert. Es wird gezeigt, dass ein konstant hoher Schottky-Kontakt bedingter Serienwiderstand die Transkonduktanz erheblich vermindert. Jedoch kann die Transkonduktanz im höchsten Maße durch eine Herabsetzung des Serienwiderstandes durch das Backgate gesteigert werden. Dies erhöht die Leistungsfähigkeit des SB-FET als Wandler deutlich. Al2O3 oberflächenbeschichtete SB-FETs wurden als pH-Sensoren erprobt, um deren Tauglichkeit und Signal-zu-Rausch-Verhältnis (SNR) zu evaluieren. Die Strommodulation pro pH-Wert konnte als direkt proportional zur Transkonduktanz bestätigt werden. Das Transistor bedingte SNR ist daher proportional zum Verhältnis von Transkonduktanz und Stromrauschen. Bei der Analyse des Transistorrauschens wurde festgestellt, dass dieses das SNR bereits bei einer niedrigeren Transkonduktanz als der maximal Möglichen limitiert. Eine statistische Auswertung zeigte, dass sowohl SB-FET Transkonduktanz als auch Stromrauschen proportional zu dem Transistorstrom skalieren. Somit ist deren Verhältnis unabhängig von der Nanodraht-Leitungskanallänge, im hier untersuchten Rahmen. Die geringe Ausschuss bei der Fabrikation der Nanodraht SB-FET-Parallelschaltungen ermöglicht eine Nutzung dieser Plattform für simple Logik und Biosensorelemente. Durch die geringen Prozesstemperaturen wurde die Grundlage geschaffen, komplementäre Logik mit undotiertem Si auf flexiblen Substraten zu fertigen. Vorangegangene Resultate zeigte eine verminderte Transkonduktanz durch die Präsenz von Schottky-Barrieren, was die Anwendbarkeit von SB-FETs als Wandler einschränkt. Diese Arbeit zeigt, dass eine elekrtische Entkopplung der Schottky-Kontakte zu einer Aufhebung dieser Beschränkung führen kann und somit den Einsatz von SB-FETs als praktikable Wandler für Sensoranwendungen zulässt.

Die enorme Steigerung der Leistungsfähigkeit integrierter Schaltkreise wird seit über 50 Jahren im Wesentlichen durch eine Verkleinerung der Bauelementdimensionen erzielt. Aufgrund des Erreichens physikalischer Grenzen kann dieser Trend, unabhängig von der Lösung technologischer Probleme, langfristig nicht fortgesetzt werden. Diese Arbeit beschäftigt sich mit der Entwicklung und Herstellung neuartiger Transistoren und Schaltungen, welche im Vergleich zu konventionellen Bauelementen funktionserweitert sind, wodurch ein zur Skalierung alternativer Ansatz vorgestellt wird. Ausgehend von gewachsenen und nominell undotierten Silizium-Nanodrähten wird die Herstellung von Schottky-Barrieren-Feldeffekttransistoren (SBFETs) mit Hilfe etablierter und selbst entwickelter Methoden beschrieben und die Ladungsträgerinjektion unter dem Einfluss elektrischer Felder an den dabei erzeugten abrupten Metall–Halbleiter-Grenzflächen analysiert. Zur Optimierung der Injektionsvorgänge dienen strukturelle Modifikationen, welche zu erhöhten ambipolaren Strömen und einer vernachlässigbaren Hysterese der SBFETs führen. Mit dem rekonfigurierbaren Feldeffekttransistor (RFET) konnte ein Bauelement erzeugt werden, bei dem sich Elektronen- und Löcherinjektion unabhängig und bis zu neun Größenordnungen modulieren lassen. Getrennte Topgate-Elektroden über den Schottkybarrieren ermöglichen dabei die reversible Konfiguration von unipolarer Elektronenleitung (n-Typ) zu Löcherleitung (p-Typ) durch eine Programmierspannung, wodurch die Funktionen konventioneller FETs in einem universellen Bauelement vereint werden. Messungen und 3D-FEM-Simulationen geben einen detaillierten Einblick in den elektrischen Transport und dienen der anschaulichen Beschreibung der Funktionsweise. Systematische Untersuchungen zu Änderungen im Transistoraufbau, den Abmessungen und der Materialzusammensetzung verdeutlichen, dass zusätzliche Strukturverkleinerungen sowie die Verwendung von Halbleitern mit niedrigem Bandabstand die elektrische Charakteristik dieser Transistoren weiter verbessern. Im Hinblick auf die Realisierung neuartiger Schaltungen wird ein Konzept beschrieben, die funktionserweiterten Transistoren in einer energieeffizienten Komplementärtechnologie (CMOS) nutzbar zu machen. Die dafür notwendigen gleichen Elektronen- und Löcherstromdichten konnten durch einen modifizierten Ladungsträgertunnelprozess infolge mechanischer Verspannungen an den Schottkyübergängen erzielt und weltweit erstmalig an einem Transistor gezeigt werden. Der aus einem <110>-Nanodraht mit 12 nm Si-Kerndurchmesser erzeugte elektrisch symmetrische RFET weist dabei eine bisher einzigartige Kennliniensymmetrie auf.Die technische Umsetzung des Schaltungskonzepts erfolgt durch die Integration zweier RFETs innerhalb eines Nanodrahts zum dotierstofffreien CMOS-Inverter, der flexibel programmiert werden kann. Die rekonfigurierbare NAND/NOR- Schaltung verdeutlicht, dass durch die RFET-Technologie die Bauelementanzahl reduziert und die Funktionalität des Systems im Vergleich zu herkömmlichen Schaltungen erhöht werden kann. Ferner werden weitere Schaltungsbeispiele sowie die technologischen Herausforderungen einer industriellen Umsetzung des Konzeptes diskutiert. Mit der funktionserweiterten, dotierstofffreien RFET-Technologie wird ein neuartiger Ansatz beschrieben, den technischen Fortschritt der Elektronik nach dem erwarteten Ende der klassischen Skalierung zu ermöglichen. / The enormous increase in performance of integrated circuits has been driven for more than 50 years, mainly by reducing the device dimensions. This trend cannot continue in the long term due to physical limits being reached. The scope of this thesis is the development and fabrication of novel kinds of transistors and circuits that provide higher functionality compared to the classical devices, thus introducing an alternative approach to scaling. The fabrication of Schottky barrier field effect transistors (SBFETs) based on nominally undoped grown silicon nanowires using established and developed techniques is described. Further the charge carrier injection in the fabricated metal to semiconductor interfaces is analyzed under the influence of electrical fields. Structural modifications are used to optimize the charge injection resulting in increased ambipolar currents and negligible hysteresis of the SBFETs. Moreover, a device has been developed called the reconfigurable field-effect transistor (RFET), in which the electron and hole injection can be independently controlled by up to nine orders of magnitude. This device can be reversibly configured from unipolar electron conducting (ntype) to hole conducting (p-type) by the application of a program voltage to the two individual top gate electrodes at the Schottky junctions. So the RFET merges the functionality of classical FETs into one universal device. Measurements and 3D finite element method simulations are used to analyze the electrical transport and to describe the operation principle. Systematic investigations of changes in the device structure, dimensions and material composition show enhanced characteristics in scaled and low bandgap semiconductor RFET devices. For the realization of novel circuits, a concept is described to use the enhanced functionality of the transistors in order to realize energy efficient complementary circuits (CMOS). The required equal electron and hole current densities are achieved by the modification of charge carrier tunneling due to mechanical stress and are shown for the first time ever on a transistor. An electrically symmetric RFET based on a compressive strained nanowire in <110> crystal direction and 12 nm silicon core diameter exhibits unique electrical symmetry. The circuit concept is demonstrated by the integration of two RFETs on a single nanowire, thus realizing a dopant free CMOS inverter which can be programmed flexibly. The reconfigurable NAND/NOR shows that the RFET technology can lead to a reduction of the transistor count and can increase the system functionality. Additionally, further circuit examples and the challenges of an industrial implementation of the concept are discussed.The enhanced functionality and dopant free RFET technology describes a novel approach to maintain the technological progress in electronics after the expected end of classical device scaling.

Die enorme Steigerung der Leistungsfähigkeit integrierter Schaltkreise wird seit über 50 Jahren im Wesentlichen durch eine Verkleinerung der Bauelementdimensionen erzielt. Aufgrund des Erreichens physikalischer Grenzen kann dieser Trend, unabhängig von der Lösung technologischer Probleme, langfristig nicht fortgesetzt werden. Diese Arbeit beschäftigt sich mit der Entwicklung und Herstellung neuartiger Transistoren und Schaltungen, welche im Vergleich zu konventionellen Bauelementen funktionserweitert sind, wodurch ein zur Skalierung alternativer Ansatz vorgestellt wird. Ausgehend von gewachsenen und nominell undotierten Silizium-Nanodrähten wird die Herstellung von Schottky-Barrieren-Feldeffekttransistoren (SBFETs) mit Hilfe etablierter und selbst entwickelter Methoden beschrieben und die Ladungsträgerinjektion unter dem Einfluss elektrischer Felder an den dabei erzeugten abrupten Metall–Halbleiter-Grenzflächen analysiert. Zur Optimierung der Injektionsvorgänge dienen strukturelle Modifikationen, welche zu erhöhten ambipolaren Strömen und einer vernachlässigbaren Hysterese der SBFETs führen. Mit dem rekonfigurierbaren Feldeffekttransistor (RFET) konnte ein Bauelement erzeugt werden, bei dem sich Elektronen- und Löcherinjektion unabhängig und bis zu neun Größenordnungen modulieren lassen. Getrennte Topgate-Elektroden über den Schottkybarrieren ermöglichen dabei die reversible Konfiguration von unipolarer Elektronenleitung (n-Typ) zu Löcherleitung (p-Typ) durch eine Programmierspannung, wodurch die Funktionen konventioneller FETs in einem universellen Bauelement vereint werden. Messungen und 3D-FEM-Simulationen geben einen detaillierten Einblick in den elektrischen Transport und dienen der anschaulichen Beschreibung der Funktionsweise. Systematische Untersuchungen zu Änderungen im Transistoraufbau, den Abmessungen und der Materialzusammensetzung verdeutlichen, dass zusätzliche Strukturverkleinerungen sowie die Verwendung von Halbleitern mit niedrigem Bandabstand die elektrische Charakteristik dieser Transistoren weiter verbessern. Im Hinblick auf die Realisierung neuartiger Schaltungen wird ein Konzept beschrieben, die funktionserweiterten Transistoren in einer energieeffizienten Komplementärtechnologie (CMOS) nutzbar zu machen. Die dafür notwendigen gleichen Elektronen- und Löcherstromdichten konnten durch einen modifizierten Ladungsträgertunnelprozess infolge mechanischer Verspannungen an den Schottkyübergängen erzielt und weltweit erstmalig an einem Transistor gezeigt werden. Der aus einem <110>-Nanodraht mit 12 nm Si-Kerndurchmesser erzeugte elektrisch symmetrische RFET weist dabei eine bisher einzigartige Kennliniensymmetrie auf.Die technische Umsetzung des Schaltungskonzepts erfolgt durch die Integration zweier RFETs innerhalb eines Nanodrahts zum dotierstofffreien CMOS-Inverter, der flexibel programmiert werden kann. Die rekonfigurierbare NAND/NOR- Schaltung verdeutlicht, dass durch die RFET-Technologie die Bauelementanzahl reduziert und die Funktionalität des Systems im Vergleich zu herkömmlichen Schaltungen erhöht werden kann. Ferner werden weitere Schaltungsbeispiele sowie die technologischen Herausforderungen einer industriellen Umsetzung des Konzeptes diskutiert. Mit der funktionserweiterten, dotierstofffreien RFET-Technologie wird ein neuartiger Ansatz beschrieben, den technischen Fortschritt der Elektronik nach dem erwarteten Ende der klassischen Skalierung zu ermöglichen.:Kurzzusammenfassung Abstract 1 Einleitung 2 Nanodrähte als aktivesGebiet fürFeldeffekttransistoren 2.1 Elektrisches Potential und Ladungsträgertransport in Transistoren 2.1.1 Potentialverlauf 2.1.2 Ladungsträgerfluss und Steuerung 2.2 Der Metall-Halbleiter-Kontakt 2.2.1 Ladungsträgertransport über den Schottky-Kontakt 2.2.2 Thermionische Emission 2.2.3 Ladungsträgertunneln 2.2.4 Methoden zur Beschreibung der Gesamtinjektion 2.3 Der Schottkybarrieren-Feldeffekttransistor 2.4 Stand der Technik 2.4.1 Elektronische Bauelemente auf Basis von Nanoröhren und Nanodrähten 2.4.2 Rekonfigurierbare Transistoren und Schaltungen 2.5 Zusammenfassung 3 TechnologienzurHerstellung vonNanodraht-Transistoren 3.1 Herstellung von SB-Nanodraht-Transistoren mit Rückseitengatelektrode 3.1.1 Nanodraht-Strukturbildung durch VLS-Wachstum 3.1.2 Drahttransfer 3.1.3 Herstellung von Kontaktelektroden 3.1.4 Herstellung von Schottky-Kontakten innerhalb eines Nanodrahtes 3.2 Strukturerzeugung mittels Elektronenstrahllithographie 3.2.1 Schichtstrukturierung mittels Elektronenstrahllithographie 3.2.2 Strukturierung mittels ungerichteter Elektronenstrahllithographie 3.2.3 Justierte Strukturierung mittels Elektronenstrahllithographie 3.2.4 Justierte Strukturierung mittels feinangepasster Elektronenstrahllithographie 3.2.5 Justierte Strukturierung mittels kombinierter optischer und Elektronenstrahllithographie 3.3 Zusammenfassung 4 Realisierung und Optimierung siliziumbasierter Schottkybarrieren- Nanodraht-Transistoren 4.1 Nanodraht-Transistor mit einlegierten Silizidkontakten 4.1.1 Transistoren auf Basis von Nanodrähten in <112>-Richtung 4.1.2 Transistoren mit veränderten Abmessungen 4.2 Analyse und Optimierung der Gatepotentialverteilung im Drahtquerschnitt in Kontaktnähe 4.3 Si/SiO2 - Core/Shell Nanodrähte als Basis für elektrisch optimierte Transistoren 4.3.1 Si-Oxidation im Volumenmaterial 4.3.2 Si-Oxidation am Draht 4.3.3 Silizidierung innerhalb der Oxidhülle 4.3.4 Core/Shell-Nanodraht-Transistoren mit Rückseitengate 4.4 Analyse der Gatepotentialwirkung in Abhängigkeit des Abstands zur Barriere 4.5 Zusammenfassung 5 RFET - Der Rekonfigurierbare Feldeffekttransistor 5.1 Realisierung des RFET 5.2 Elektrische Charakteristik 5.2.1 Elektrische Beschaltung und Funktionsprinzip 5.2.2 Elektrische Messungen 5.2.3 Auswertung 5.3 Transporteigenschaften des rekonfigurierbaren Transistors 5.3.1 Tunnel- und thermionische Ströme im RFET 5.3.2 Analyse der Transportvorgänge mit Hilfe der numerischen Simulation 5.3.3 Schaltzustände des RFET 5.3.4 On-zu-Off Verhältnisse des RFET 5.3.5 Einfluss der Bandlücke auf das On- zu Off-Verhältnis 5.3.6 Abhängigkeiten von geometrischen, materialspezifischen und physikalischen Parametern 5.3.7 Skalierung des RFET 5.3.8 Längenskalierung des aktiven Gebietes 5.4 Vergleich verschiedener Konzepte zur Rekonfigurierbarkeit 5.5 Zusammenfassung 6 Schaltungen aus rekonfigurierbaren Bauelementen 6.1 Komplementäre Schaltkreise 6.1.1 Inverter 6.1.2 Universelle Gatter 6.1.3 Anforderungen an komplementäre Bauelemente 6.1.4 Individuelle Symmetrieanpassung statischer Transistoren 6.2 Rekonfigurierbare Transistoren als Bauelemente für komplementäre Elektronik 6.2.1 Analyse des RFET als komplementäres Bauelement 6.2.2 Bauelementbedingungen für eine rekonfigurierbare komplementäre Elektronik 6.3 Erzeugung eines RFETs für rekonfigurierbare komplementäre Schaltkreise 6.3.1 Möglichkeiten der Symmetrieanpassung 6.3.2 Erzeugung eines RFET mit elektrischer Symmetrie 6.3.3 Erzeugung und Aufbau des symmetrischen RFET 6.3.4 Elektrische Eigenschaften des symmetrischen RFET 6.4 Realisierung von komplementären rekonfigurierbaren Schaltungen 6.4.1 Integration identischer RFETs 6.4.2 RFET-basierter komplementärer Inverter 6.4.3 Rekonfigurierbarer CMOS-Inverter 6.4.4 PMOS/NMOS-Inverter 6.4.5 Zusammenfassung zur RFET-Inverterschaltung 6.4.6 Rekonfigurierbarer NAND/NOR-Schaltkreis 6.5 Zusammenfassung und Diskussion 7 Zusammenfassung und Ausblick 7.1 Zusammenfassung 7.2 Ausblick Anhang Symbol- und Abkürzungsverzeichnis Literaturverzeichnis Publikations- und Vortragsliste Danksagung Eidesstattliche Erklärung / The enormous increase in performance of integrated circuits has been driven for more than 50 years, mainly by reducing the device dimensions. This trend cannot continue in the long term due to physical limits being reached. The scope of this thesis is the development and fabrication of novel kinds of transistors and circuits that provide higher functionality compared to the classical devices, thus introducing an alternative approach to scaling. The fabrication of Schottky barrier field effect transistors (SBFETs) based on nominally undoped grown silicon nanowires using established and developed techniques is described. Further the charge carrier injection in the fabricated metal to semiconductor interfaces is analyzed under the influence of electrical fields. Structural modifications are used to optimize the charge injection resulting in increased ambipolar currents and negligible hysteresis of the SBFETs. Moreover, a device has been developed called the reconfigurable field-effect transistor (RFET), in which the electron and hole injection can be independently controlled by up to nine orders of magnitude. This device can be reversibly configured from unipolar electron conducting (ntype) to hole conducting (p-type) by the application of a program voltage to the two individual top gate electrodes at the Schottky junctions. So the RFET merges the functionality of classical FETs into one universal device. Measurements and 3D finite element method simulations are used to analyze the electrical transport and to describe the operation principle. Systematic investigations of changes in the device structure, dimensions and material composition show enhanced characteristics in scaled and low bandgap semiconductor RFET devices. For the realization of novel circuits, a concept is described to use the enhanced functionality of the transistors in order to realize energy efficient complementary circuits (CMOS). The required equal electron and hole current densities are achieved by the modification of charge carrier tunneling due to mechanical stress and are shown for the first time ever on a transistor. An electrically symmetric RFET based on a compressive strained nanowire in <110> crystal direction and 12 nm silicon core diameter exhibits unique electrical symmetry. The circuit concept is demonstrated by the integration of two RFETs on a single nanowire, thus realizing a dopant free CMOS inverter which can be programmed flexibly. The reconfigurable NAND/NOR shows that the RFET technology can lead to a reduction of the transistor count and can increase the system functionality. Additionally, further circuit examples and the challenges of an industrial implementation of the concept are discussed.The enhanced functionality and dopant free RFET technology describes a novel approach to maintain the technological progress in electronics after the expected end of classical device scaling.:Kurzzusammenfassung Abstract 1 Einleitung 2 Nanodrähte als aktivesGebiet fürFeldeffekttransistoren 2.1 Elektrisches Potential und Ladungsträgertransport in Transistoren 2.1.1 Potentialverlauf 2.1.2 Ladungsträgerfluss und Steuerung 2.2 Der Metall-Halbleiter-Kontakt 2.2.1 Ladungsträgertransport über den Schottky-Kontakt 2.2.2 Thermionische Emission 2.2.3 Ladungsträgertunneln 2.2.4 Methoden zur Beschreibung der Gesamtinjektion 2.3 Der Schottkybarrieren-Feldeffekttransistor 2.4 Stand der Technik 2.4.1 Elektronische Bauelemente auf Basis von Nanoröhren und Nanodrähten 2.4.2 Rekonfigurierbare Transistoren und Schaltungen 2.5 Zusammenfassung 3 TechnologienzurHerstellung vonNanodraht-Transistoren 3.1 Herstellung von SB-Nanodraht-Transistoren mit Rückseitengatelektrode 3.1.1 Nanodraht-Strukturbildung durch VLS-Wachstum 3.1.2 Drahttransfer 3.1.3 Herstellung von Kontaktelektroden 3.1.4 Herstellung von Schottky-Kontakten innerhalb eines Nanodrahtes 3.2 Strukturerzeugung mittels Elektronenstrahllithographie 3.2.1 Schichtstrukturierung mittels Elektronenstrahllithographie 3.2.2 Strukturierung mittels ungerichteter Elektronenstrahllithographie 3.2.3 Justierte Strukturierung mittels Elektronenstrahllithographie 3.2.4 Justierte Strukturierung mittels feinangepasster Elektronenstrahllithographie 3.2.5 Justierte Strukturierung mittels kombinierter optischer und Elektronenstrahllithographie 3.3 Zusammenfassung 4 Realisierung und Optimierung siliziumbasierter Schottkybarrieren- Nanodraht-Transistoren 4.1 Nanodraht-Transistor mit einlegierten Silizidkontakten 4.1.1 Transistoren auf Basis von Nanodrähten in <112>-Richtung 4.1.2 Transistoren mit veränderten Abmessungen 4.2 Analyse und Optimierung der Gatepotentialverteilung im Drahtquerschnitt in Kontaktnähe 4.3 Si/SiO2 - Core/Shell Nanodrähte als Basis für elektrisch optimierte Transistoren 4.3.1 Si-Oxidation im Volumenmaterial 4.3.2 Si-Oxidation am Draht 4.3.3 Silizidierung innerhalb der Oxidhülle 4.3.4 Core/Shell-Nanodraht-Transistoren mit Rückseitengate 4.4 Analyse der Gatepotentialwirkung in Abhängigkeit des Abstands zur Barriere 4.5 Zusammenfassung 5 RFET - Der Rekonfigurierbare Feldeffekttransistor 5.1 Realisierung des RFET 5.2 Elektrische Charakteristik 5.2.1 Elektrische Beschaltung und Funktionsprinzip 5.2.2 Elektrische Messungen 5.2.3 Auswertung 5.3 Transporteigenschaften des rekonfigurierbaren Transistors 5.3.1 Tunnel- und thermionische Ströme im RFET 5.3.2 Analyse der Transportvorgänge mit Hilfe der numerischen Simulation 5.3.3 Schaltzustände des RFET 5.3.4 On-zu-Off Verhältnisse des RFET 5.3.5 Einfluss der Bandlücke auf das On- zu Off-Verhältnis 5.3.6 Abhängigkeiten von geometrischen, materialspezifischen und physikalischen Parametern 5.3.7 Skalierung des RFET 5.3.8 Längenskalierung des aktiven Gebietes 5.4 Vergleich verschiedener Konzepte zur Rekonfigurierbarkeit 5.5 Zusammenfassung 6 Schaltungen aus rekonfigurierbaren Bauelementen 6.1 Komplementäre Schaltkreise 6.1.1 Inverter 6.1.2 Universelle Gatter 6.1.3 Anforderungen an komplementäre Bauelemente 6.1.4 Individuelle Symmetrieanpassung statischer Transistoren 6.2 Rekonfigurierbare Transistoren als Bauelemente für komplementäre Elektronik 6.2.1 Analyse des RFET als komplementäres Bauelement 6.2.2 Bauelementbedingungen für eine rekonfigurierbare komplementäre Elektronik 6.3 Erzeugung eines RFETs für rekonfigurierbare komplementäre Schaltkreise 6.3.1 Möglichkeiten der Symmetrieanpassung 6.3.2 Erzeugung eines RFET mit elektrischer Symmetrie 6.3.3 Erzeugung und Aufbau des symmetrischen RFET 6.3.4 Elektrische Eigenschaften des symmetrischen RFET 6.4 Realisierung von komplementären rekonfigurierbaren Schaltungen 6.4.1 Integration identischer RFETs 6.4.2 RFET-basierter komplementärer Inverter 6.4.3 Rekonfigurierbarer CMOS-Inverter 6.4.4 PMOS/NMOS-Inverter 6.4.5 Zusammenfassung zur RFET-Inverterschaltung 6.4.6 Rekonfigurierbarer NAND/NOR-Schaltkreis 6.5 Zusammenfassung und Diskussion 7 Zusammenfassung und Ausblick 7.1 Zusammenfassung 7.2 Ausblick Anhang Symbol- und Abkürzungsverzeichnis Literaturverzeichnis Publikations- und Vortragsliste Danksagung Eidesstattliche Erklärung

Transparent conducting oxides (TCOs) combine optical transparency in the visible region with a high electrical conductivity. In2O3 doped with Sn (widely, but somewhat misleadingly, known as indium tin oxide or ITO) is at present the most important TCO, with applications in liquid crystal displays, touch screen displays, organic photovoltaics and other optoelectronic devices. Surprisingly, many of its fundamental properties have been the subject of controversy or have until recently remained unknown, including even the nature and magnitude of the bandgap. The technological importance of the material and the renewed interest in its basic physics prompted the research described in this thesis. This thesis aims (i) to establish conditions for the growth of high-quality In2O3 nanostructures and thin films by oxygen plasma assisted molecular beam epitaxy and (ii) to conduct comprehensive investigations on both the surface physics of this material and its structural and electronic properties. It was demonstrated that highly ordered In2O3 nanoislands, nanorods and thin films can be grown epitaxially on (100), (110) and (111) oriented Y-stabilized ZrO2 substrates respectively. The mismatch with this substrate is -1.7%, with the epilayer under tensile strain. On the basis of ab initio density functional theory calculations, it was concluded that the striking influence of substrate orientation on the distinctive growth modes was linked to the fact that the surface energy for the (111) surface is much lower than for either polar (100) or non-polar (110) surfaces. The growth of In2O3(111) thin films was further explored on Y-ZrO2(111) substrates by optimizing the growth temperature and film thickness. Very thin In2O3 epilayers (35 nm) grew pseudomorphically under high tensile strain, caused by the 1.7% lattice mismatch with the substrate. The strain was gradually relaxed with increasing film thickness. High-quality films with a low carrier concentration (5.0  1017 cm-3) and high mobility (73 cm2V-1s-1) were obtained in the thickest films (420 nm) after strain relaxation. The bandgap of the thinnest In2O3 films was around 0.1 eV smaller than that of the bulk material, due to reduction of bonding-antibonding interactions associated with lattice expansion. The high-quality surfaces of the (111) films allowed us to investigate various aspects of the surface structural and electronic properties. The atomic structure of In2O3 (111) surface was determined using a combination of scanning tunnelling microscopy, analysis of intensity/voltage curves in low energy electron diffraction and first-principles ab initio calculations. The (111) termination has an essentially bulk terminated (1 × 1) surface structure, with minor relaxations normal to the surface. Good agreement was found between the experimental surface structure and that derived from ab initio density functional theory calculations. This work emphasises the benefits of a multi-technique approach to determination of surface structure. The electronic properties of In2O3(111) surfaces were probed by synchrotron-based photoemission spectroscopy using photons with energies ranging from the ultraviolet (6 eV) to the hard X-ray regime (6000 eV) to excite the spectra. It has been shown that In2O3 is a highly covalent material, with significant hybridization between O and In orbitals in both the valence and the conduction bands. A pronounced electron accumulation layer presents itself at the surfaces of undoped In2O3 films with very low carrier concentrations, which results from the fact the charge neutrality level of In2O3 lies well above the conduction band minimum. The pronounced electron accumulation associated with a downward band bending in the near surface region creates a confining potential well, which causes the electrons in the conduction band become quantized into two subband states, as observed by angle resolved photoemission spectra (ARPES) Fermi surface mapping. The accumulation of high density of electrons near to the surface region was found to shrink the surface band gap through many body interactions. Finally epitaxial growth of In2O3 thin films on α-Al2O3(0001) substrates was investigated. Both the stable body centred cubic phase and the metastable hexagonal corundum In2O3 phase can be stabilized as epitaxial thin films, despite large mismatches with the substrate. The growth mode involves matching small but different integral multiples of lattice planes of the In2O3 and the substrate in a domain matching epitaxial growth mode.

Cette thèse concerne une nouvelle méthode chimique de croissance par germes qui peut produire des assemblés de nanostructures métalliques epitaxiées sur des surfaces macroscopiques cristallines qui agissent comme germes. Cette approche permet d’obtenir des assemblés bien organisées en échelle centimétrique de nanofils métalliques de Co, qui sontmonocristallins, monodisperses de diamètres inferieurs à 10nm et qui ont une orientation perpendiculaire. Ils ont une anisotropie magnétique perpendiculaire et sont intéressantes pour des applications d’enregistrement magnétique à très haute densité. L’extension de cette méthode au fer donne des films nanostructurés de fer. L’orientation des nanostructures sur le support solide dépend de l’orientation cristallographique du substrat, alors que leur morphologie est dictée par la composition de la solution. Cet objectif a été atteint grâce à des études parallèles sur le mécanisme de croissance de nano-cristaux de cobalt en solution qui ont révélées une influence inattendue de la procédure de préparation de la solution mère sur la morphologie des nanocristaux. En plus,l’utilisation des germes nanoscopiques pour la croissance de Co et de Fe a rendu des nanofils longs de Co et des altères de Co-Fe et elle a contribué à la définition et l’amélioration des conditions expérimentales pour la croissance par germes de Co et de Fe sur les substrats solides. / This thesis concerns a new wet chemical seeded growth method that can produce arrays of metal nanostructures epitaxially grown on crystalline macroscopic surfaces which act as seeds. This approach produces wafer-scale organized 2D hexagonal arrays of perpendicularly oriented, monodisperse and monocrystalline metallic Co nanowires with diameters below 10 nm which exhibit perpendicular magnetic anisotropy and are interesting for applications in ultra high density magnetic recording. Extension of this approach to iron gives rise to nanostructured iron films. The orientation of the nanostructures on the solid substrate depends on the substrate crystallographic orientation, whereas their morphology is dictated by the solution composition. This objective was attained through parallel studies on the growth mechanism of cobalt nano-crystals in solution which revealed an unexpected influence of the stock solution preparation procedure on the nanocrystal morphology. In addition, the use of nanoscopicseeds for the overgrowth of cobalt and iron gave rise to long Co nanowires and Co-Fe dumbbells and contributed to the definition and the improvement of the experimental conditions for the seeded growth of Co and Fe on the solid substrates

Diese Arbeit präsentiert Untersuchungen zum Wachstum von GaAs Nanodrähten (NWs) und (In,Ga)As Hüllen mittels Molekularstrahlepitaxie (MBE) mit sekundärem Fokus auf den optischen Eigenschaften solcher Kern-Hülle Strukturen. Das ortsselektive Wachstum von GaAs NWs auf mit Oxidmasken beschichteten Si Substraten wird untersucht, wobei der entscheidende Einfluss der Oberflächenpreparation auf die vertikale Ausbeute von NW Feldern aufgedeckt wird. Basierend auf diesen Ergebnissen wird ein zweistufiger Wachstumprozess präsentiert der es ermöglicht NWs mit dünner und gerade Morphologie zu erhalten ohne die vertikale Ausbeute zu verringern. Für die detaillierte Beschreibung der NW Form wird ein Wachstumsmo- dell entwickelt, das die Einflüsse der Veränderung der Tropfen Größe während des Wachstums sowie direktes des Wachstums auf den NW Seitenwänden umfassend beschreibt. Dieses Wachstumsmodell wird benutzt für die Vorhersage der NW Form über einen großen Parameterraum um geeignete Bedingungen für die Realisierung von erwünschten NW Formen und Dimensionen zu finden. Ausgehend von diesen NW Feldern werden die optimalen Parameter für das Wachstum von (In,Ga)As Hüllen untersucht und wir zeigen, dass die Anordnung der Materialquellen im MBE System die Materialqualität entscheidend beeinflusst. Die dreidimensionale Struktur der NWs in Kombination mit der Substratrotation und der Richtungsabhängigkeit der Materialflüsse in MBE resultieren in unterschiedlichen Flusssequenzen auf der NW Seitenfacette welche die Wachstumsdynamik und infolgedessen die Punktde- fektdichte bestimmen. An Proben mit optimaler (In,Ga)As Hülle und äußerer GaAs Hülle zeigen wir, dass thermionische Emission mit anschließender nichtstrahlender Rekombination auf der Oberfläche zu einem starken thermischen Verlöschen der Lumineszenz Intensität führt, welches durch das Hinzufügen einer AlAs Barrierenhülle zur äußeren Hüllenstruktur erfolgreich unterdrückt werden kann. Abschließend wird ein Prozess präsentiert der das ex-situ Tempern von NWs bei hohen Temperaturen ermöglicht, was in der Reduzierung von Inhomogenitäten in den (In,Ga)As Hüllenquantentöpfen führt und in beispiellosen optischen Eigenschaften resultiert. / This thesis presents an investigation of the growth of GaAs nanowires (NWs) and (In,Ga)As shells by molecular beam epitaxy (MBE) with a second focus on the optical properties of these core-shell structures. The selective-area growth of GaAs NWs on Si substrates covered by an oxide mask is investigated, revealing the crucial impact of the surface preparation on the vertical yield of NW arrays. Based on these results, a two-step growth approach is presented that enables the growth of thin and untapered NWs while maintaining the high vertical yield. For a detailed quantitative description of the NW shape evolution, a growth model is derived that comprehensively describes the NW shape resulting from changes of the droplet size during elongation and direct vapour-solid growth on the NW sidewalls. This growth model is used to predict the NW shape over a large parameter space to find suitable conditions for the realization of desired NW shapes and dimensions. Using these GaAs NW arrays as templates, the optimum parameters for the growth of (In,Ga)As shells are investigated and we show that the locations of the sources in the MBE system crucially affect the material quality. Here, the three-dimensional structure of the NWs in combination with the substrate rotation and the directionality of material fluxes in MBE results in different flux sequences on the NW sidefacets that determine the growth dynamics and hence, the point defect density. For GaAs NWs with optimum (In,Ga)As shell and outer GaAs shell, we demonstrate that thermionic emission with successive nonradiative recombination at the surface leads to a strong thermal quenching of the luminescence intensity, which is succesfully suppressed by the addition of an AlAs barrier shell to the outer shell structure. Finally, a process is presented that enables the ex-situ annealing of NWs at high temperatures resulting in the reduction of alloy inhomogeneities in the (In,Ga)As shell quantum wells and small emission linewidths.