Le transport d’énergie par des lignes HVDC constitue le principal réseau de transmission d’énergie électrique du futur. Les convertisseurs de puissance (par exemple de type MMC) qui constitueront ce réseau devront être capables de gérer des tensions de l’ordre de centaines de kilovolts ce qui rend critique l’alimentation des dispositifs de contrôle (gate-drive) de ces convertisseurs. Il est nécessaire de concevoir des solutions qui garantissent l’alimentation de ces gate-drives avec une isolation.Pour ce faire, un circuit basé sur le principe du flyback et utilisant un JFET normalement passant a été développé. Il est placé en parallèle d’un condensateur typiquement connecté aux bornes d’un bras d’onduleur. Il permet d’alimenter le dispositif de puissance dès qu’une faible tension est appliquée à son entrée. Cette fonction est assurée grâce au caractère normalement passant du JFET. Pour le prototype développé, la tension du bras est de 2 kV. La tension de sortie est régulée à 24 V. De nos jours, des JFET normalement passants avec une tenue en tension supérieure à 2 kV n’existent pas sur le marché. Donc, pour supporter les tensions mises en jeu dans le circuit, une mise en série de JFET SiC normalement passants commandés par un MOSFET Si a été réalisée (montage « super-cascode »). Le circuit développé est capable de fournir 20 W pour alimenter des gate-drives à des potentiels flottants. Le rendement obtenu est proche de 60 %. Aussi, le problème d’isolation est résolu par cette solution d’auto-alimentation. / HVDC power transmission is the future of the electrical energy transmission network. The power converters (e.g. MMC) used in this network will be able to cope with voltages of hundreds of kV, making the power supply of the gate-drive devices in these converters challenging. It is then necessary to design solutions that guarantee the power supply of these gate-drives, while providing high voltage isolation. To do this, a circuit, based on the flyback principle, was developed. It is placed in parallel with a capacitor typically connected to a half-bridge circuit. It has an auto-start feature. This allows to supply the gate-drive as soon as a low voltage is applied to the input of the self-supply system. This is obtained by taking advantage of the normally-ON character of the JFET. In our prototype, the input voltage is 2 kV. High voltage JFETs of 2 kV and higher breakdown voltages are not yet available on the market. So, to achieve this high voltage capacity, a series of Normally-ON SiC JFETs controlled by a low voltage Si MOSFET (Super-cascode circuit) is used in the circuit. The developed circuit is able to supply 20 W at different floating potentials with output voltage regulated at 24 V and an efficiency close to 60%. The isolation problem is then solved using this solution.

L'objectif de la thèse est de concevoir des compensateurs discrets qui permettent de compenser les non-linéarités introduites par les différents éléments dans la boucle de commande numérique, tout en maintenant des performances dynamiques élevées, des temps de développement rapide, et une structure reconfigurable. Ces compensateurs discrets doivent également avoir des temps de réponse rapide, avoir une déviation de la tension minimale et avoir, pour un étage de puissance donné, un temps de récupération rapide de la tension. Ces performances peuvent être atteintes par des compensateurs discrets conçus sur la base de techniques de contrôle linéaires et non linéaires. Pour obtenir une réponse rapide et stable, la thèse propose deux solutions : La première consiste à utiliser des techniques de contrôle linéaires et de concevoir le compensateur discret tout en gardant la bande passante la plus élevée possible. Il est communément admis que plus la bande passante est élevée, plus la réponse transitoire est rapide. L‘obtention d’une bande passante élevée, en utilisant des techniques de contrôle linéaires, est parfois difficile. Toutes ces situations sont mises en évidence dans la thèse. La seconde consiste à combiner les techniques de contrôle linéaires avec les techniques de contrôles non linéaires tels que la logique floue ou les réseaux de neurones. Les résultats de simulations ont permis de vérifier que la combinaison des contrôleurs non-linéaires avec les linéaires ont un meilleur rendement dynamique que les contrôleurs linéaires lorsque le point de fonctionnement varie. Avec l'aide des deux méthodes décrites ci-dessus, la thèse étudie également la technique de l’annulation des pôles-zéros (PZC) qui annule la fonction de transfert du convertisseur. Quelques modifications des techniques classiques de contrôle sont également proposées à partir de contrôleurs numériques afin d’améliorer les performances dynamiques. La thèse met également en évidence les non-linéarités qui dégradent les performances, propose les solutions permettant d'obtenir les meilleures performances, et lève les mystères du contrôle numérique. Une interface graphique est également introduite et illustrée dans le cas de la conception d'un convertisseur abaisseur de tension synchrone. En résumé, cette thèse décrit principalement l'analyse, la conception, la simulation, l’optimisation la mise en œuvre et la rentabilité des contrôleurs numériques. Une attention particulière est portée à l'analyse et l'optimisation des performances dynamique à haute fréquence et pour de faibles puissances des convertisseurs DC-DC abaisseur de tension. Ces convertisseurs fonctionnent en mode de conduction continue (CCM) à une fréquence de commutation de 1 MHz et s’appuie sur des techniques de contrôle linéaires et non linéaires de façon séquentielle. / The objective of the thesis is to design the discrete compensators which counteract the nonlinearities introduced by various elements in the digital control loop while delivering high dynamic performance, fast time-to-market and scalability. Excellent line and fast load transient response, which is a measure of the system response speed, with minimal achievable voltage deviation and a fast voltage recovery time for a given power stage can be achieved through the discrete compensators designed on the basis of linear and nonlinear control techniques. To achieve a stable and fast response, the thesis proposes two ways. One way is to use linear control techniques to design the discrete compensator while keeping the bandwidth higher. It is well-known fact that the higher the bandwidth, the faster is the transient response. Achieving higher bandwidth through linear control techniques sometimes becomes tricky. All those situations are highlighted in the thesis. The other way is to hybridize the linear control techniques with the nonlinear control techniques such as fuzzy logic or neural network based control techniques. Simulation results verify that hybridization of nonlinear controllers with the linear ones have better dynamic performance over linear controllers under the change of operating points. Along with using the two methodologies described above, the thesis also investigates the pole-zero cancellation (PZC) technique in which the poles and zeros of the compensator are placed in such a way that they cancel the effect of the poles or zeros of the buck converter to boost the phase margin at the required bandwidth. Some modifications are also suggested to the classical control techniques based digital controllers to improve the dynamic performance. The thesis highlights the nonlinearities which degrade the performance, a cost-effective solution that achieves good performance and the mysteries of digital control system. A graphical user interface is introduced and demonstrated for use with the design of a synchronous-buck converter. In summary, this thesis mainly describes the analysis, design, simulation, optimization, implementation and cost effectiveness of digital controllers with particular focus on the analysis and the optimization of the dynamic performance for high-frequency low-power DC-DC buck converter working in continuous conduction mode (CCM) operating at a switching frequency of 1 MHz using linear and nonlinear control techniques in a very sequential and comprehensive way.

Les composants de puissance grand gap présentent d'ores et déjà des caractéristiques statiques et dynamiques supérieures à leurs homologues en silicium. Mais ces composants d'un nouvel ordre s'accompagnent de différences susceptibles de modifier le fonctionnement de la cellule de commutation. Les travaux qui furent menés au cours de cette thèse se sont intéressés aux composants grand gap et à leur commande au sein d'un convertisseur de puissance synchrone robuste, haut rendement et haute densité de puissance. En particulier deux points critiques ont été identifiés et étudiés. Le premier est la grande sensibilité des composants grand gap aux composants parasites. Le second est l'absence de diode parasite interne entre le drain et la source de nombreux transistors grand gap. Pour répondre aux exigences de ces nouveaux composants et en tirer le meilleur profit, nous proposons des solutions innovantes, robustes, efficaces et directement intégrables aux circuits de commande. Des circuits de commande entièrement intégrés ont ainsi été conçus spécifiquement pour les composants grand gap. Ceux-ci permettent entre autres le contrôle précis des formes de commutation par l'adaptation de l'impédance de grille, et l'amélioration de l'efficacité énergétique et de la robustesse d'un convertisseur de puissance à base de composants grand sans diodes par une gestion dynamique et locale de temps morts très courts. / Wide band gap devices already demonstrate static and dynamic performances better than silicon transistors. Compared to conventional silicon devices these new wide band gap transistors have some different characteristics that may affect power converter operations. The work presented in this PhD manuscript deals with a specific gate drive circuit for a robust, high power density and high efficiency wide band gap devices-based power converter. Two critical points have been especially studied. The first point is the higher sensitivity of wide band gap transistors to parasitic components. The second point is the lack of parasitic body diode between drain and source of HEMT GaN and JFET SiC. In order to drive these new power devices in the best way we propose innovative, robust and efficient solutions. Fully integrated gate drive circuits have been specifically developed for wide band gap devices. An adaptive output impedance gate driver provides an accurate control of wide band gap device switching waveforms directly on its gate side. Another gate drive circuit improves efficiency and reliability of diode-less wide band gap devices-based power converters thanks to an auto-adaptive and local dead-time management.

Durant ces dernières années, l'intérêt pour les technologies des véhicules à faibles émissions de carbone a fait un bond important à travers l'Union européenne (UE) et au-delà, encouragé en cela par les gouvernements et les constructeurs automobiles. De grands espoirs ont été mis plus récemment dans les véhicules électriques (VE) et les véhicules électriques hybrides (VEH) en tant que technologies clés pour atténuer le changement climatique, améliorer la sécurité énergétique et favoriser une nouvelle branche de l'industrie dans le secteur automobile. Ainsi, l'électrification des transports a été considérée comme une stratégie clé pour réduire les émissions de CO2 dans le secteur des transports. Le principal défi est d’augmenter l’autonomie des véhicules (ce qui a toujours été au coeur de la concurrence des industries du transport), ainsi que la durée de vie des volumineuses et coûteuses batteries. Par conséquent, ceci indique que le rendement du convertisseur de puissance est un des points clés à développer pour les générations des véhicules électriques à venir. L’autre paramètre influant est la qualité de la tension et du courant (en particulier la suppression des harmoniques basses fréquences) qui permet de réduire la taille des filtres d'entrée et de sortie de ces convertisseurs. L'objectif de cette thèse est de parvenir à un meilleur rendement en proposant de nouvelles structures de convertisseur de puissance et des commandes vectorielles modifiées ; le choix de deux onduleurs alimentant un moteur ouvert aux deux extrémités. Après l'analyse étape par étape, modèle théorique, simulation et enfin une mise en oeuvre expérimentale, il a été constaté que les nouvelles méthodes proposées sont compétitives et peuvent s’appliquer aux cas des VEH et des VE afin d’apporter des caractéristiques supérieures en termes d’efficacité et de qualité de tension et de courant. / Over the last decade, the interest for low-carbon vehicle technologies has surged among both governments and automotive manufacturers across and beyond the European Union (EU). Great hopes have been put, first, on biofuel vehicles and more recently on electric vehicles (EVs) and hybrid electric vehicles (HEVs) as key technologies to mitigate climate change, enhance energy security and nurture new industry branches within the automotive sector. So electrification of vehicles has been seen as a key strategy to reduce CO2 emissions from the transport sector. The main challenge toward EVs and HEVs is to keep driving for longer distance (which has been always fields for competition among traction industries) as well as lifetime battery cells as storage system. As a result, these indicate importance of power converter efficiency as a key gate for next generations of these up-coming vehicles. The next parameter is the quality of output voltage/current (especially by suppressing low-order harmonics) to reduce the size of filtering. The aim of this thesis is to achieve better efficiency and output voltage/current Total Harmonic Distortion (THD) by proposing novel power converter and associated Pulse Width Modulation (PWM) methods while imposing modification on power converter topology. As a result, dual-inverter is proposed to supply open-end motor from both sides. To this aim, three PWM methods are suggested as: The first one, Modified Space Vector Modulation (MSVM) for dual-inverter supplied by single dc source, improves efficiency by 4-5% (while having lower switching losses), and reduces Common Mode Voltage (CMV) levels by 66%, as well. The voltage/current harmonics are analytically analyzed which shows mainly better performance. Effective switching frequency is also reduced by 66% due to the reduction of number of commutations. In the second one, Near State PWM (NSPWM) is adapted for dual-inverter supplied by single dc source in order to eliminate triplen harmonics (therefore Zero Sequence Voltage, ZSV) and improve efficiency (by 3-4%) compared to Space Vector Modulation (SVM). Additionally due to avoiding use of zero vectors, CMV is improved by 66%. While having 8 commutations instead of 12 in SVM, effective switching frequency is improved by 33%. And finally, the third proposed method deals with NSPWM for dual-inverter supplied by two isolated dc sources wherein efficiency and CMV levels show the same performance as previous one. However, in this method, voltage THD is highly reduced compared to SVM. Triplen harmonics of the output voltage are inherently suppressed by the structure. These 3 proposed methods are analytically studied and their performances are step by step simulated in Matlab/Simulink environment. Then the methods are implemented in dualinverter fed open-end motor in laboratory setup; and the results are compared with these of SVM. Finally, it is found that novel proposed methods are so competitive solutions to be applied in HEVs and EVs and bring superior efficiency and voltage/current harmonic features.

Les convertisseurs de forte puissance sont des éléments critiques des futurs réseaux HVDC. À ce titre, leur fiabilité et leur endurance sont primordiales. La défaillance d’un composant se produit soit en circuit ouvert, ou en court-circuit. Le composant défaillant en circuit ouvert est inadmissible pour les convertisseurs utilisant une topologie de mise en série. En particulier, dans certaines applications HVDC, les modules doivent être conçus de telle sorte que lorsqu'une défaillance se produit, le module défaillant doit se comporter comme un court-circuit et supporter ainsi le courant nominal qui le traverse. Un tel comportement est appelé “défaillance en court-circuit” ou “failure-to-short-circuit”. Actuellement, tous les modules de puissance ayant un mode de défaillance en court-circuit disponibles dans le commerce utilisent des semi-conducteurs en silicium. Les potentialités des semi-conducteurs en carbure de silicium (SiC) poussent, aujourd’hui, les industriels et les chercheurs à mener des investigations pour développer des modules Fail-to-short à base des puces SiC. C’est dans ce contexte que se situe ce travail de thèse, visant à concevoir un module à base de puces SiC offrant un mode de défaillance de court-circuit. Pour cela nous présentons d’abord une étude de l’énergie de défaillance des puces SiC, afin de définir les plages d’activation du mécanisme Fail-to-short. Ensuite, nous démontrons la nécessité de remplacer les interconnexions classiques (fils de bonding) par des contacts massifs sur la puce. Enfin, une mise en œuvre est présentée au travers d’un module “demi pont” à deux transistors MOSFET. / The reliability and endurance of high power converters are paramount for future HVDC networks. Generally, module’s failure behavior can be classified as open-circuit failure and short-circuit failure. A module which fails to an open circuit is considered as fatal for applications requiring series connection. Especially, in some HVDC application, modules must be designed such that when a failure occurs, the failed module still able to carry the load current by the formation of a stable short circuit. Such operation is referred to as short circuit failure mode operation. Currently, all commercially available power modules which offer a short circuit failure mode use silicon semiconductors. The benefits of SiC semiconductors prompts today the manufacturers and researchers to carry out investigations to develop power modules with Fail-to-short-circuit capability based on SiC dies. This represents a real challenge to replace silicon power module for high voltage applications in the future. The work presented in this thesis aims to design a SiC power module with failure to short-circuit failure mode capability. The first challenge of the research work is to define the energy leading to the failure of the SiC dies in order to define the activation range of the Fail-to-short mechanism. Then, we demonstrate the need of replacing the conventional interconnections (wire bonds) by massive contacts. Finally, an implementation is presented through a "half bridge" module with two MOSFETs.

Actuellement, le module de puissance (convertisseur de puissance) standard hybride 2D est la technologie de référence qui domine le marché de la moyenne et de la forte puissance. Ce dernier se présente sous la forme d'un boitier à multi-puces discrètes. Les puces à semi-conducteur sont reliées entre elles par des faisceaux de wire-bonding (câblage par fils) pour former des cellules de commutation. La technologie d'interconnexion wire-bonding présente une grande maturité technologique, et ses modes de défaillance sont bien connus aujourd'hui. Toutefois, cette technologie est un facteur limitant en termes de performances électrique et thermomécanique, d'intégrabilité tridimensionnelle et de productivité. Ces travaux de thèse ont pour objectif de proposer et d'étudier de nouvelles architectures de convertisseurs de puissance très intégrés. Comparée à la technologie hybride, dite de référence, les architectures proposées visent à un degré d'intégration plus poussé, avec un effort d'intégration partagé et conjoint au niveau semi-conducteur (intégration monolithique) et au niveau assemblage (intégration hybride). L'intégration monolithique consiste à intégrer les interrupteurs formant les cellules de commutation dans de nouvelles architectures de puces, passant ainsi de la notion de puce dipôle à celle de macro-puce multi-pôle. L'intégration hybride repose sur le développement de nouvelles technologies de report et d'assemblage de ces macro-puces. Pour valider les trois nouvelles architectures d'intégrations proposées, la démarche a consisté dans un premier temps à étudier et valider le fonctionnement des nouvelles puces par des simulations SentaurusTM TCAD. Ensuite, les puces multi-pôles ont été réalisées en s'appuyant sur la filière IGBT disponible dans la plateforme de micro-fabrication du LAAS-CNRS. Pour finir, les puces ont été reportées sur des cartes PCB, afin de réaliser des circuits de conversions prototypes. La maille de commutation très intégrée proposée présente une inductance parasite inférieure au nanohenry, ce qui est remarquable comparée à ce qui est présenté dans l'état de l'art (env. 20 nH). / Currently, the standard 2D hybrid power module (power converter) is the reference technology for the medium and high power market. This hybrid power module is a discrete multi-chip case. The semi-conductor chips are interconnected by wire-bonding to form switching cells. The wire-bonding interconnection technology is a limiting factor in terms of electrical and thermomechanical performances, three-dimensional integrability and productivity. The aim of this thesis is to study new architectures of very integrated power converters. Compared to the so-called hybrid reference technology, the proposed architectures aim at a greater degree of integration, with an integration at both the semi-conductor level (monolithic integration) and the packaging level (hybrid integration). Monolithic integration consists in integrating switching cells into new multi-terminal macro-chip architectures. Hybrid integration consists in developing of new technologies to assemble these macro-chips. To validate the different proposed integration architectures, the first step was to study and validate the operating modes of the new chips by SentaurusTM TCAD simulations. Then, the multi-terminal chips were realized in the micro and nanotechnology platform of LAAS-CNRS laboratory. Finally, the chips were bonded on PCB substrates to realize power converter circuit prototypes. The highly integrated switching loop presents a stray inductance loop lower than one nanohenry, wich is an important improvement as compared to the values reported in literature (about 20 nH).

L’émergence d’interrupteurs de puissance en SiC permet d’envisager des convertisseurs de puissance capables de fonctionner au sein des environnements sévères tels que la haute tension (> 10 kV ) et la haute température (> 300 °C). Aucune solution de commande spécifique à ces environnements n’existe pour le moment. Le développement de fonctions élémentaires en SiC (comparateur, oscillateur) est une étape préliminaire à la réalisation d’un premier démonstrateur. Plusieurs laboratoires ont développé des fonctions basées sur des transistors bipolaires, MOSFETs ou JFETs. Cependant les recherches ont principalement portées sur la conception de fonctions logiques et non sur l’intégration de drivers de puissance. Le laboratoire AMPERE (INSA de Lyon) et le Centre National de Microélectronique de Barcelone (Espagne) ont conçu un MESFET latéral double grille en SiC. Ce composant élémentaire sera à la base des différentes fonctions intégrées envisagées. L’objectif de ces recherches est la réalisation d’un convertisseur élévateur de tension "boost" monolithique et de sa commande en SiC. La démarche scientifique a consisté à définir dans un premier temps un modèle de simulation SPICE du MESFET SiC à partir de caractérisations électriques statique et dynamique. En se basant sur ce modèle, des circuits analogiques tels que des amplificateurs, oscillateurs, paires différentielles, trigger de Schmitt ont été conçus pour élaborer le circuit de commande (driver). La conception de ces fonctions s’avère complexe puisqu’il n’existe pas de MESFETs de type P et une polarisation négative de -15 V est nécessaire au blocage des MESFETs SiC. Une structure constituée d’un pont redresseur, d’un boost régulé avec sa commande basée sur ces différentes fonctions a été réalisée et simulée sous SPICE. L’ensemble de cette structure a été fabriqué au CNM de Barcelone sur un même substrat SiC semi-isolant. L’intégration des éléments passifs n’a pas été envisagée de façon monolithique (mais pourrait être considérée pour les inductances et capacités dans la mesure où les valeurs des composants intégrés sont compatibles avec les processus de réalisation). Le convertisseur a été dimensionné pour délivrer une de puissance de 2.2 W pour une surface de 0.27 cm2, soit 8.14 W/cm2. Les caractérisations électriques des différents composants latéraux (résistances, diodes, transistors) valident la conception, le dimensionnement et le procédé de fabrication de ces structures élémentaires, mais aussi de la majorité des fonctions analogiques. Les résultats obtenus permettent d’envisager la réalisation d’un driver monolithique de composants Grand Gap. La perspective des travaux porte désormais sur la réalisation complète du démonstrateur et sur l’étude de son comportement en environnement sévère notamment en haute température (> 300 °C). Des analyses des mécanismes de dégradation et de fiabilité des convertisseurs intégrés devront alors être envisagées. / The new SiC power switches is able to consider power converters, which could operate in harsh environments as in High Voltage (> 10kV) and High Temperature (> 300 °C). Currently, they are no specific solutions for controlling these devices in harsh environments. The development of elementary functions in SiC is a preliminary step toward the realization of a first demonstrator for these fields of applications. AMPERE laboratory (France) and the National Center of Microelectronic of Barcelona (Spain) have elaborated an elementary electrical compound, which is a lateral dual gate MESFET in Silicon Carbide (SiC). The purpose of this research is to conceive a monolithic power converter and its driver in SiC. The scientific approach has consisted of defining in a first time a SPICE model of the elementary MESFET from electric characterizations (fitting). Analog functions as : comparator, ring oscillator, Schmitt’s trigger . . . have been designed thanks to this SPICE’s model. A device based on a bridge rectifier, a regulated "boost" and its driver has been established and simulated with the SPICE Simulator. The converter has been sized for supplying 2.2 W for an area of 0.27 cm2. This device has been fabricated at CNM of Barcelona on semi-insulating SiC substrate. The electrical characterizations of the lateral compounds (resistors, diodes, MESFETs) checked the design, the "sizing" and the manufacturing process of these elementary devices and analog functions. The experimental results is able to considerer a monolithic driver in Wide Band Gap. The prospects of this research is now to realize a fully integrated power converter in SiC and study its behavior in harsh environments (especially in high temperature > 300 °C). Analysis of degradation mechanisms and reliability of the power converters would be so considerer in the future.

L’utilisation des alimentations à découpage (SMPSs : switched mode power supplies) est à présent largement répandue dans des systèmes embarqués en raison de leur rendement. Les exigences technologiques de ces systèmes nécessitent simultanément une très bonne régulation de tension et une forte compacité des composants. SEPIC (Single-Ended Primary Inductor Converter) est un convertisseur à découpage DC/DC qui possède plusieurs avantages par rapport à d’autres convertisseurs de structure classique. Du fait de son ordre élevé et de sa forte non linéarité, il reste encore peu exploité. L’objectif de ce travail est d’une part le développement des stratégies de commande performantes pour un convertisseur SEPIC et d’autre part l’implémentation efficace des algorithmes de commande développés pour des applications embarquées (FPGA, ASIC) où les contraintes de surface silicium et le facteur de réduction des pertes sont importantes. Pour ce faire, deux commandes non linéaires et deux observateurs augmentés (observateurs d’état et de charge) sont exploités : une commande et un observateur fondés sur le principe de mode de glissement, une commande prédictive et un observateur de Kalman étendu. L’implémentation des deux lois de commande et l’observateur de Kalman étendu sont implémentés sur FPGA. Une modulation de largeur d’impulsion (MLI) numérique à 11-bit de résolution a été développée en associant une technique de modulation Δ-Σ de 4-bit, un DCM (Digital Clock Management) segmenté et déphasé de 4-bit, et un compteur-comparateur de 3-bit. L’ensemble des approches proposées sont validées expérimentalement et constitue une bonne base pour l’intégration des convertisseurs à découpage dans les alimentations embarquées. / The use of SMPS (Switched mode power supply) in embedded systems is continuously increasing. The technological requirements of these systems include simultaneously a very good voltage regulation and a strong compactness of components. SEPIC ( Single-Ended Primary Inductor Converter) is a DC/DC switching converter which possesses several advantages with regard to the other classical converters. Due to the difficulty in control of its 4th-order and non linear property, it is still not well-exploited. The objective of this work is the development of successful strategies of control for a SEPIC converter on one hand and on the other hand the effective implementation of the control algorithm developed for embedded applications (FPGA, ASIC) where the constraints of Silicon surface and the loss reduction factor are important. To do it, two non linear controls and two observers of states and load have been studied: a control and an observer based on the principle of sliding mode, a deadbeat predictive control and an Extended Kalman observer. The implementation of both control laws and the Extended Kalman observer are implemented in FPGA. An 11-bit digital PWM has been developed by combining a 4-bit Δ-Σ modulation, a 4-bit segmented DCM (Digital Clock Management) phase-shift and a 3-bit counter-comparator. All the proposed approaches are experimentally validated and constitute a good base for the integration of embedded switching mode converters