Este trabalho aborda o problema de dimensionamento portas lógicas e assinalamento de Vt para otimização de potência, área e temporização em circuitos integrados modernos. O fluxo proposto é aplicado aos conjuntos de circuitos de teste dos Concursos do International Symposium on Physical Design (ISPD) de 2012 e 2013. Este fluxo também é adapatado e avaliado nos estágios pós posicionamento e roteamento global em projetos industriais de circuitos integrados, que utilizam uma ferramenta precisa de análise estática de temporização. As técnicas propostas geram as melhores soluções para todos os circuitos de teste do Concurso do ISPD 2013 (no qual foi a ferramenta vencedora), com em média 8% menos consumo de potência estática quando comparada com os outros concorrentes. Além disso, após algumas modificações nos algoritmos, nós reduzimos o consumo em mais 10% em média a pontência estáticas com relação aos resultados do concurso. O foco deste trabalho é desenvolver e aplicar um algoritmo estado-da-arte de seleção portas lógicas para melhorar ainda mais projetos industriais de alto desempenho já otimizados após as fases de posicionamento e roteamento do fluxo de projeto físico industrial. Vamos apresentar e discutir vários problemas encontrados quando da aplicação de técnicas de otimização global em projetos industriais reais que não são totalmente cobertos em publicações encontradas na literatura. Os métodos propostos geram as melhores soluções para todos os circuitos de referência no Concurso do ISPD 2013, no qual foi a solução vencedora. Considerando a aplicação industrial, as técnicas propostas reduzem a potência estática em até 18,2 %, com redução média de 10,4 %, sem qualquer degradação na qualidade de temporização do circuito. / This work addresses the gate sizing and Vt assignment problem for power, area and timing optimization in modern integrated circuits (IC). The proposed flow is applied to the Benchmark Suites of the International Symposium on Physical Design (ISPD) 2012 and 2013 Contests. It is also adapted and evaluated in the post placement and post global routing stage of an industrial IC design flow using a sign-off static timing analysis engine. The proposed techniques are able to generate the best solutions for all benchmarks in the ISPD 2013 Contest (in which we were the winning team), with on average 8% lower leakage with respect to all other contestants. Also, after some refinements in the algorithms, we reduce leakage by another 10% on average over the contest results. The focus of this work is to develop and apply a state-of-the-art cell selection algorithm to further improve already optimized high-performance industrial designs after the placement and routing stages of the industrial physical design flow. We present the basic concepts involved in the gate sizing problem and how earlier literature addresses it. Several problems found when applying global optimization techniques in real-life industrial designs, which are not fully covered in publications found in literature, are presented and discussed. Considering the industrial application, the proposed techniques reduce leakage power by up to 18.2%, with average reduction of 10.4% without any degradation in timing quality.

O trabalho apresenta também um estudo de confiabilidade e estabelece uma faixa de valores para o esforço de fechamento de portas baseado na variação de algumas componentes chaves no cálculo. A curva característica que é um dos parâmetros de saída do modelo apresenta forma extremamente próxima da medição realizada em laboratório. No Brasil, a indústria automotiva é conhecida por sua grande influência e peso na economia do país, assim como em diversos outros países. O conjunto porta na concepção do veículo é de extrema importância, visto que é região do veículo com que o consumidor trava contato primeiro. Um valor de esforço elevado para realizar a abertura e fechamento das mesmas pode levar a uma imagem indesejada pela montadora do veículo. O valor do esforço necessário para fechar a porta é um item de extrema importância, pois além de influenciar a imagem do veículo e da marca, é um item do pacote de conforto e ergonomia do veículo. O evento fechamento da porta parte do instante em que a porta está na condição aberta e seus componentes se encontram em descanso. O evento é modelado matematicamente e em planilha dinâmica admitindo como parâmetros de entrada dados específicos do veículo e seus componentes, como saída têm-se o valor da energia de fechamento de portas e a parcela de cada componente envolvido. São apresentados resultados experimentais para que o modelo seja considerado válido. Com a conclusão do modelo é possível estimar a queda de energia em função da vida de alguns componentes como a fechadura e o pacote de guarnições, bem como a influência do uso de sobreinjetados autolubrificantes na fechadura. Este trabalho contribui com os profissionais de Engenharia de Produto nas áreas de Carroceria, Mecanismos e Partes Móveis com a elaboração de uma ferramenta de cálculo para uso em qualquer fase de projeto, principalmente para estimar o valor da energia de fechamento de porta no momento de sua conceituação e até na validação de veículos protótipo. / The Brazilian automotive industry is known by its great influence on the country economy, similar to several other countries. It is important to highlight the door assembly importance on the vehicle concept, as it is the first contact made to the customer. The vehicle ingress is through the side access area, established by the doors and a high door closing effort may lead to a wrong impression. The door closing effort or also known as door closing energy is an extreme importance asset, as well as influencing the image of the vehicle and the brand, it is an item of ergonomics and vehicle comfort. The automotive door closing event starts at the moment door is open and pushed to close itself. This event is math modeled and implemented as an excel dynamic calculation plan, considering as input the vehicle and components specific data, its output is the door closing effort and each components portion. It is presented a series of values so the model is considered valid. This work also presents a reliability study defining a range of experimental values for the door closing effort based on tolerances of components used in the model calculations. The characteristic curve which is one of the parameters of the model output is extremely close to the measurement performed in the laboratory. With the completion of the model is possible to estimate the energy loss due to the life of certain components such as latches and weatherstrips, and the influence of using self-lubricating over molding in the latch. This study contributes to the Product Engineering professionals in the areas of Body, Mechanisms and Body Closures, with the elaboration of a calculation tool for use in any design phase, but mostly serving to estimate the door closing effort at the moment of conception until the validation of prototype vehicles.

Orientador: Itamar Ferreira / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecanica / Made available in DSpace on 2018-08-14T09:06:17Z (GMT). No. of bitstreams: 1 Cazetta_JoseRoberto.pdf: 4497773 bytes, checksum: b712ca165319b331601bb3ff49914861 (MD5) Previous issue date: 2009 / Resumo: Ao longo da história dos elevadores as suas respectivas portas passaram por muitas fases de desenvolvimento, desde a sua não utilização até modelos que poderiam acarretar perigo ao usuário. Atualmente os modelos de painéis de portas são seguros, porém de maneira geral, ainda utilizam processos produtivos tradicionais para efetuar a união mecânica entre os componentes, fazendo uso da soldagem. Este trabalho tem por objetivo desenvolver um conjunto painel metálico aplicando os processos de colagem e rebitagem em concomitância na união dos seus componentes, e demonstrar também a sua viabilidade em ser uma alternativa ao conjunto painel soldado. Para isso foram manufaturados dois conjuntos de painéis e seus componentes tiveram as mesmas dimensões e geometrias, diferenciando somente no processo produtivo, pois um teve os seus componentes unidos por meio da soldagem MIG e no outro painel aplicou-se fita adesiva VHB e rebites de aço inoxidável na união de seus componentes. A legitimação da alternativa entre processos se fez por meio da análise comparativa dos dados obtidos em dois diferentes ensaios executados nos painéis, sendo um deles de flexão, ou seja, consiste em aplicar uma carga de 300N perpendicular à face frontal do painel e em seu ponto mais vulnerável. O outro ensaio foi submeter os painéis a esforços de torção, por meio da aplicação de uma carga de 500N durante cinco minutos. Os resultados dos ensaios demonstraram que o conjunto painel soldado tem a melhor rigidez comparativamente ao painel colado e rebitado, porém o painel colado e rebitado teve o melhor desempenho, em termo dos dois ensaios utilizados. / Abstract: Along the elevators' history its door has passed through many development phases since its no using of the doors by the ones which could cause injuries to the user. Nowadays the models of the doors panels are safe, however they still have used traditional productive processes (welding) to make the mechanical union among the components. The objective of this work is to develop a metallic panel applying the agglutinated and riveting processes in concomitance in the union of their components and also to demonstrate the viability as an alternative of the welded panel, so that two panels were manufactured and their components had the same dimensions and geometries, differing only on the productive process. One of them their components were jointed by welding MIG and the other one was applied VHB adhesive tape and stainless steel rivets for joining of their components. The legitimation of the alternative among processes was made by using the comparative analysis of the results obtained from two different tests executed on the panels. One of them consists to apply 300N perpendicular to the panel front face, in the more vulnerable point. It is the flexure test. The other test was to submit the panels to torsion efforts, by using the load application of 500N for five minutes. The results of the tests demonstrated that the welded panel has the best rigidity and the agglutinated and riveted panel had the best performance in terms of the used tests. / Universidade Estadual de Campi / Materiais e Processos de Fabricação / Mestre em Engenharia Mecânica

Conselho Nacional de Desenvolvimento CientÃfico e TecnolÃgico / We investigate the performance of three different non linear directional assymmetrical fibers couplers that include a profile of self-modulation of increasing and decreasing phase. The asymmetry is associated with the profile of self-modulation of phase of one of the chanels. Initially, we investigate the performance of the considered coupler using ultrashort pulses, type sÃliton with 2ps of width and later operating with signal CW. Observing the characteristics of transmission of the device, through the direct chanel and cross chanel, we made a study of the extinction ratio (Xratio) of the devices. The extinction ratio of a switching on-off is the relation among the exit power in the state on and the power of exit in the state off. It was observed that the performance of gates AND, XOR, OR are dependents of the profile of non linearity. In the profile of constant it was not verified that logics AND and XOR present one better performance with the device operating in CW, while logic OR present better with the coupler operating in pulse regime. We conclude that coupler to operate it as logic gate we can control the non-linearity profile to optimize the characteristics of transmission through the extinction ratio. / NÃs investigamos o desempenho de trÃs diferentes acopladores direcionais nÃolineares duplo assimÃtrico que incluem um perfil de auto modulaÃÃo de fase crescente e decrescente. A assimetria està associada ao perfil de auto modulaÃÃo de fase de um dos canais. Inicialmente, investigamos o desempenho do acoplador proposto utilizando pulsos ultracurtos, tipo sÃliton com 2ps de largura e posteriormente operando com sinal CW. Observando as caracterÃsticas de transmissÃo do dispositivo, atravÃs do canal direto e cruzado, fizemos um estudo do coeficiente de extinÃÃo (Xratio) dos dispositivos. O coeficiente de extinÃÃo de um chaveamento on-off à a relaÃÃo entre a potÃncia de saÃda no estado on e a potÃncia de saÃda no estado off . Foi observado que a performance de portas AND, XOR, OR sÃo dependentes do perfil de nÃo linearidade. No perfil de nÃo linearidade constante verificou-se que as lÃgicas AND e XOR apresentam um melhor desempenho com o dispositivo operando em CW, enquanto a lÃgica OR mostra-se melhor com o acoplador operando em regime pulsado. ConcluÃmos que para o acoplador operar como porta lÃgica nÃs podemos controlar o perfil de nÃo linearidade para otimizar as caracterÃsticas de transmissÃo atravÃs do coeficiente de extinÃÃo.

Conselho Nacional de Desenvolvimento CientÃfico e TecnolÃgico / FundaÃÃo de Amparo à Pesquisa do Estado do Cearà / Esta dissertaÃÃo tem como objetivo investigar os fluxos de materiais e informaÃÃes entre os atores da cadeia de suprimento de portas prontas de madeira. Apesar de a literatura nacional apresentar estudos sobre o mapeamento de cadeias de suprimento na construÃÃo civil, poucos estudos abordam o tema para cadeias de suprimento localizadas na regiÃo Nordeste do paÃs. Essa cadeia de suprimento foi selecionada inicialmente com base em pesquisas realizadas pelo Grupo de Pesquisa e Assessoria em Gerenciamento na ConstruÃÃo Civil (GERCON) em que as esquadrias de madeira de empreendimentos habitacionais de interesse social foram apontadas como um produto problemÃtico. Partindo dessas pesquisas e buscando entender e solucionar os problemas por elas encontrados, esta dissertaÃÃo tem como foco a cadeia de suprimento de portas prontas de madeira que se apresentam como uma alternativa Ãs portas convencionais montadas na obra. As portas prontas de madeira tÃm todos os seus componentes prÃ-montados pelo fornecedor, o que teoricamente reduz a quantidade de atividades realizadas no canteiro de obras e, consequentemente, o tempo de instalaÃÃo das mesmas. Foram conduzidos estudos de casos em um empreendimento residencial e em um empreendimento comercial que adotavam o sistema de portas prontas. Mapas de fluxo de valor foram elaborados com base na observaÃÃo direta do processo de fabricaÃÃo e instalaÃÃo das esquadrias (visitas a fÃbrica da madeireira e ao canteiro de obras), registro fotogrÃfico e entrevistas com os diversos profissionais das empresas que fazem parte desta cadeia. EvidÃncias sugerem que as vantagens dos elementos prÃ-fabricados foram perdidas devido à falta de integraÃÃo entre os empreiteiros e fornecedores. A falta de troca de informaÃÃes entre os dois lados impediu uma utilizaÃÃo mais eficiente dos elementos prÃ-fabricados e a falta de padronizaÃÃo da espessura das paredes de alvenaria e tolerÃncias resultou em uma sÃrie de soluÃÃes de qualidade inferior durante a fase de instalaÃÃo. / This masterâs thesis investigated the flows of material and information among participants of the supply chain of pre-fabricated wooden doors. The Brazilian literature on the topic presents different studies on supply chain mapping, however, few of them discuss issues related to supply chains on the countryâs Northeastern region. The supply chain investigated was choosen based on previous research projects carried out by the Grupo de Pesquisa e Assessoria em Gerenciamento na ConstruÃÃo Civil (GERCON), a construction management research group at the Federal University of CearÃ, Brazil. Previous studies carried out by GERCON researchers, on low-income housing projects, had revealed numerous problems related to wooden doors and windows. Using the results of previous studies as a starting point, this thesis studied the pre-fabricated wooden doors and their supply chain which have all of its components pre-assembled by the supplier. The use of pre-fabricated wooden doors would theoretically reduce the number of activities performed at the construction site, and would result in a shorter installation time. The two-phase research comprised a preliminary study and two in-depth case studies about pre-fabricated wooden doors. The author carried out the case studies in two high rising buildings (one residential and one commercial) in the city of Fortaleza, Brazil, in order to investigate the supply chain of pre-fabricated wooden doors. Value stream maps were developed based on direct observation of the processes involved to fabricate and install the product at the supplierâs plant and the construction site respectively, photos, and interviews with different professionals at the plant and at the site. Wooden doors presented problems related to the installation and final product quality regardless of the type of project. Some advantages of prefabricated elements were lost due lack of trust between contractors and suppliers, lack of consideration of preconditions necessary for successful site installation, and lack of standardization and tolerance management resulted in suboptimal solutions during the installation phase. Special attention should be paid to the interfaces between the prefabricated element and the other parts of the project, current means and methods should be revisited if the project is to fully take advantage of prefabrication. The lack of open communication and low levels of trust amongst the supply chain actors result in enormous amounts of waste (e.g., rework, wasted time, unnecessary handling, unnecessary use of resources) and diminished value to the client.

Orientador: Jose Antonio Roversi / Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Fisica Gleb Wataghin / Made available in DSpace on 2018-08-23T20:03:52Z (GMT). No. of bitstreams: 1 Yabu-uti_BrunoFerreiradeCamargo_D.pdf: 3039693 bytes, checksum: f0b083dd372cff54e492778d15824a5b (MD5) Previous issue date: 2013 / Resumo: Na presente tese estudamos o processamento de informação quântica no sistema de átomos e cavidades acopladas. Em particular, a comunicação quântica estabelecida entre átomos remotos e a implementação de portas lógicas no sistema de cavidades acopladas. Iniciamos apresentando o sistema de cavidades acopladas, o Hamiltoniano que governa sua evolução, algumas promissoras implementações experimentais e a transferência de um estado de campo arbitrário de um fóton ao longo da cadeia. Incluindo um sistema massivo, propomos um novo protocolo para uma transferência perfeita, determinística e flexível de estados quânticos entre átomos remotos interagindo sucessivamente com o sistema de cavidades acopladas (atuando como quantum bus). Mesmo levando em conta efeitos dissipativos e erros de procedimento obtivemos uma alta fidelidade máxima de transmissão. Por fim, apresentamos uma proposta alternativa para a implementação de um porta R(rotação)- controlada de dois qubits. A proposta está baseada em operações de um qubit e fase geométrica não-convencional em átomos de três níveis idênticos fortemente bombeados por um campo clássico ressonante em cavidades ópticas distantes conectadas por uma fibra óptica. Nossa proposta resulta em um tempo operacional constante e, com um acoplamento qubit-bus ajustável (atomoressonador), pode-se especificar uma rotação R particular no qubit alvo / Abstract: In this thesis we study the quantum information processing in the system of atom-coupled cavity. In particular, the quantum communication between remote atoms and the implementation of logic gates in the coupled cavities system. We begin by presenting the system of coupled cavities, the Hamiltonian that governs its evolution, some promising experimental implementations and the transfer of an arbitrary one photon field state along the array. Including a massive system, we propose a new protocol for a perfect, deterministic and flexible quantum state transfer between remote atoms interacting successively with the system of coupled cavities (which act as a quantum bus). Even taking into account dissipative effects and error procedure we obtained a maximum high-fidelity transmission. We also present an alternative proposal for the implementation of a controlled-R gate of two qubits. The proposal is based on single qubit operations and unconventional geometric phases on two identical three-level atoms, strongly driven by a resonant classical field, trapped in distant cavities connected by an optical fiber. Our scheme results in a constant gating time and, with an adjustable qubit-bus coupling (atom-resonator), one can specify a particular rotation R on the target qubit / Doutorado / Física / Doutor em Ciências

Este trabalho tem como objetivo investigar o comportamento de transistores SOI de porta tripla com óxido de porta de alta constante dielétrica e eletrodo de porta de metal. Inicialmente estudou-se a aplicação dos métodos de extração de parâmetros através de curvas da capacitância, previamente desenvolvidos para estruturas SOI planares, em dispositivos de porta tripla com óxido de porta de háfnio (HfO2) e porta de metal com nitreto de titânio (TiN). Foram utilizados dispositivos com grandes dimensões, onde a influência das portas laterais pode ser desprezada, apresentando desta forma, um comportamento similar aos dispositivos com geometria planar. Simulações numéricas tridimensionais seguidas de medidas experimentais validam a utilização desses métodos em estruturas de múltiplas portas com grande largura de canal. A capacitância também foi utilizada para se analisar a influência que o efeito de canto exerce sobre estas estruturas de múltiplas portas. Na seqüência, foi investigado o impacto que a variação da espessura da porta de metal TiN causa nas características elétricas dos transistores SOI de porta tripla com óxido de porta de silicato de óxido de háfnio (HfSiO). Parâmetros como tensão de limiar, função de trabalho, mobilidade, cargas de interface assim como as características analógicas foram analisadas. Os resultados indicaram que camadas de TiN mais finas são mais atrativas, apresentando menor tensão de limiar e armadilhas de interface, assim como um aumento na mobilidade e no ganho intrínseco do transistor. Contudo uma maior corrente de fuga pelo óxido de porta é vista nestes dispositivos. Juntamente com esta análise, o comportamento de transistores de porta tripla com dielétrico de porta de silicato de óxido de háfnio nitretado (HfSiON) também foi estudado, onde observou-se um maior impacto nas cargas de interface para o óxido de háfnio nitretado. Contudo, o mesmo é capaz de reduzir a difusão de impurezas até o óxido de silício (SiO2) interfacial com o canal de silício. Finalmente transistores de porta tripla com diferentes composições de estrutura de porta foram estudados experimentalmente, onde uma camada de óxido de disprósio (Dy2O3) foi depositada entre o silicato de óxido de háfnio (HfSiO) e a porta de metal TiN. Observou-se uma redução na tensão de limiar nos dispositivos com o óxido de disprósio assim como uma variação na tensão de faixa plana. Em resumo, quando a camada de óxido de disprósio foi depositada dentro da porta de metal TiN, uma melhor interface foi obtida, assim como uma maior espessura de óxido efetivo, indicando desta forma uma menor corrente de fuga. / The main goal of this work is to investigate the behavior of SOI triple gate transistors with high dielectric constant gate oxide and metal gate material. Initially it was studied the application of process parameters extraction methods through capacitance curves, developed previously for planar SOI structures, in the triple-gate devices with hafnium gate oxide (HfO2) and metal gate of titanium nitride (TiN). Devices with larger dimensions were used, where the lateral gate influence can be neglected, presenting a planar behavior. Three-dimensional numerical simulations followed by experimental measurements validated the methods used in multiple-gate structures with wide channel width. The capacitance was also used in order to analyze the corner effect influence under these structures. In sequence, it was investigated the impact that the metal gate TiN thickness variation cause on the electric characteristics on the SOI triple gate transistors with silicate of hafnium oxide (HfSiO) as gate oxide. Beyond threshold voltage, work function, mobility, interface trap density and analog characteristics were analyzed. The results showed that thinner TiN are highly attractive, showing a reduction on the threshold voltage and trap density, an improved mobility and of the intrinsic gain of the transistor. However, an increase on the leakage current is observed in these devices. Together with this analyzes the behavior of triple gate transistors with gate dielectric of silicate of hafnium oxide nitrated (HfSiON) was also studied, where for the HfSiON a higher interface trap density impact was observed. Nevertheless it is efficient on the reduction impurity diffusion to cross until the silicon oxide (SiO2) that interfaces with the silicon channel. Finally, triple gate transistors with different gate stacks were experimentally studied, where a dysprosium oxide layer (Dy2O3) was deposited between the silicate of hafnium oxide (HfSiO) and the TiN metal gate. We observed a reduction in the threshold voltage of theses devices with dysprosium oxide as well as a variation of flatband voltage. In summary, when the dysprosium oxide layer was deposited inside the TiN metal gate, a better interface was obtained, as well as a higher effective oxide thickness, resulting in a lower leakage current.

Este trabalho apresenta os principais aspectos da automação de projetos de sistemas digitais com a utilização de computadores, detendo-se particularmente no problema da simulação. Apresenta uma visão do problema geral da automação e suas diferentes alternativas de solução bem como, um relato sobre aspectos da implementação de simuladores. Introduz um novo algoritmo desenvolvido especificamente para atender às necessidades de simulação em nível de registros portas. Descreve a implementação de um simulador em nível de portas lógicas, constituído de rotinas escritas em linguagem Assembler e Fortran do sistema HP 2116B do Laboratório de Sistemas Digitais do Departamento de Engenharia de Eletricidade da Escola Politécnica da Universidade de São Paulo. Finalmente, apresenta as regras de sua utilização, exemplos e as conclusões mais significativas obtidas através de seu emprego em vários casos práticos. / This paper deals with some basic features of computer-aided automation of digital systems design, particularly with those related to the simulation problem. It presents a general view of this problem and different approaches for solving it and reports also on the main aspects of simulator implementation. A new algorithm, developed to meet our specific requirements of register-level and gate level simulation, is described, together with the implementation of a gate-level simulator. The latter consists of routines written in the Assembler and Fortran languages of the HP 2116B System and was developed at the Laboratório de Sistemas Digitais do Departamento de Engenharia de Eletricidade da Escola Politécnica da Universidade de São Paulo. The document also includes rules for the use of the simulator, examples and some relevant conclusions which resulted from the application of the simulator in actual cases.

Nessa dissertação, abordamos o problema de dois qubits interagindo com campos externos e entre si controladamente, de acordo com um Hamiltoniano considerado realista para implementação da porta lógica quântica XOR. Introduzimos acoplamentos entre as observáveis do sistema de dois qubits e um banho de osciladores harmônicos a fim de tratarmos o problema da dissipação e da decoerência. Primeiramente nós consideramos o limite no qual a decoerência é mais rápida que qualquer processo gerado pelo Hamiltoniano do sistema. Prosseguimos então, através do método numérico conhecido como Integrador Unitário, com o estudo da matriz densidade do sistema durante a operação da porta lógica quântica sem incluir, inicialmente, o acoplamento com o banho de osciladores harmônicos. Finalmente, implementamos o método numérico conhecido como Propagador quase adiabático para estudar a decoerência e a dissipação durante a operação da porta lógica quântica XOR, a fim de analisarmos os aspectos perturbativos do sistema quântico de dois qubits. / In this dissertation, we approach the problem of two qubits interading with themselves and with externa1 fields in a controlled way, according to a Hamiltonian considered realistic to implement the XOR quantum gate. We introduce couplings between the observables of the two-qubits system and of a bath of harmonic oscillators, to treat the problems of dissipation and decoherence. Preliminarly, we consider the limit in which decoherence is faster than any process dictated by the Hamiltonian evolution of the system. Then, through a unitary-integrator numerical method, we proceed with the study of the evolution of the density matrix of the system during the operation of the logical quantum gate, initially, without the coupling with the bath of harmonic oscillators. Finally, we use the quasiadiabatic path integral method to study the dissipation and decoherence during the logical operation, through the inclusion of the bath.

Este trabalho propõe uma metodologia de projeto para células digitais MOS Current-Mode Logic (MCML) e faz um estudo da utilização destes circuitos, frente à utilização de células CMOS tradicionais. MCML é um estilo lógico desenvolvido para ser utilizado em circuitos de alta frequência e tem como princípio de funcionamento o direcionamento de uma corrente de polarização através de uma rede diferencial. Na metodologia proposta o dimensionamento inicial da célula lógica é obtido a partir do modelo quadrático de transistores e através de simulações SPICE analisa-se o comportamento da célula e se redimensiona a mesma para obter as especificações desejadas. Esta metodologia considera que todos os pares diferencias da rede de pull-down possuem o mesmo dimensionamento. O objetivo através desta metodologia é encontrar a melhor frequência de operação para uma dada robustez da célula digital. Dimensionamos células lógicas MCML de até três entradas para três tecnologias (XFAB XC06, IBM130 e PTM45). Comparamos os resultados da metodologia proposta com o software comercial de otimização de circuitos, Wicked™, o qual obteve uma resposta de atraso 20% melhor no caso da tecnologia XFAB XC06 e 3% no caso do processo IBM130. Através de simulações de osciladores em anel, demonstramos que a topologia MCML apresenta vantagens sobre as células digitais CMOS estáticas, em relação à dissipação de potência quando utilizada em circuitos de alta frequência e caminhos de baixa profundidade lógica. Também demonstramos, através de divisores de frequência, que estes circuitos quando feitos na topologia MCML podem atingir frequências de operação que em geral são o dobro das apresentadas em circuitos CMOS, além do mais atingem este desempenho com uma dissipação de potência menor que circuitos CMOS. A natureza analógica das células MCML as torna susceptíveis às variações de processo. Variações globais são compensadas pelo aumento dos transistores da PDN, já casos de descasamentos, por não terem um método de compensação, acabam por degradar a confiabilidade do circuito. Na avaliação da área ocupada por célula, a topologia MCML mostrou consumir mais área do que a topologia CMOS. / This work proposes a simulation-based methodology to design MOS Current-Mode Logic (MCML) gates and addresses the tradeoffs of the MCML versus static CMOS circuits. MCML is a design style developed focusing in a high-speed logic circuit. This logic style works with the principle of steering a constant bias current through a fully differential network of input transistors. The proposed methodology uses the quadratic transistor model to find the first design solution, through SPICE simulations, make decisions and resizes the gate to obtain the required solution. The method considers a uniform sizing of the pull-down network transistors. The target solution is the best propagation delay for a predefined gate noise margin. We design MCML gates for three different process technologies (XFAB XC06, IBM130 and PTM45), considering gates up to three inputs. We compare the solutions of the proposed methodology against commercial optimization software, Wicked™, that considers different sizing for PDN differential pairs. The solutions of the software results in a 20% of improvement, when compared to the proposed methodology, in the worst case input delay for the XFAB XC06 technology, and 3% in IBM130. We demonstrate through ring oscillators simulations that MCML gates are better for high speed and small logic path circuits when compared to the CMOS static gates. Moreover, by using MCML frequency dividers we obtained a maximum working frequency that almost doubles the frequency achieved by CMOS frequency dividers, dissipating less power than static CMOS circuits. We demonstrate through a reliability analysis that the analog behavior of MCML gates makes them susceptible to PVT variations. The global variations are compensated by the bias control circuits and with the increase of the PDN transistor width. This procedure compensates the gain loss of these transistors in a worst case variation. In other hand, this increasing degrades the propagation delay of the gates. The MCML gates reliability is heavily affected by the mismatching effects. The difference of the mirrored bias current and the mismatching of the differential pairs and the PUN degrade the design yield. The results of the layout extracted simulations demonstrate that MCML gates performs a better propagation delay performance over gates that depend on complexes pull-up networks in standard CMOS implementation, as well as multi-stages static CMOS gates. Considering the gate layout implementation we demonstrate that the standard structures of pull-up and bias current mirror present in the gate are prejudicial for the MCML gate area.