La probabilité des fautes transitoires augmente avec l'évolution des technologies. Ceci a suscité un intérêt croissant pour les méthodes prédictives d'analyse des comportements erronés d'un circuit. Ce travail porte sur l'étude de deux aspects complémentaires : l'injection de fautes dans des circuits décrits au niveau RTL et l'analyse des résultats obtenus à l'issue de campagnes d'injection.<br />Nous présentons une nouvelle approche pour la génération de mutants, permettant l'instrumentation d'un circuit pour des modèles de fautes hétérogènes. Pendant la définition d'une campagne d'injection de fautes, le flot d'analyse que nous avons proposé permet au concepteur d'introduire, dans le même circuit, des inversions de bits uniques (SEU) ou multiples (MBF), ou encore des transitions erronées. En outre, nous avons visé une génération de mutant la plus efficace selon plusieurs contraintes qui incluent (1) la modification simple et automatique de la description initiale du circuit, (2) l'optimisation des entrées additionnelles pour le contrôle d'injection et (3) la réduction du surcoût matériel après synthèse pour une bonne compatibilité avec des campagnes d'injection de fautes basées sur l'émulation.<br />Dans le flot d'analyse, un modèle comportemental est généré permettant au concepteur d'identifier les chemins de propagation d'erreurs dans le circuit. Une telle analyse vise à identifier, très tôt dans le flot de conception, les modes de défaillance inacceptables d'un circuit afin de modifier immédiatement sa description et ainsi améliorer sa robustesse.<br />Nous présentons des résultats obtenus suite à des injections multi niveaux dans des descriptions VHDL de circuits numériques. Ces résultats démontrent qu'une campagne d'injection réalisée très tôt dans le processus de conception, sur une description encore très éloignée de l'implémentation finale, peut donner des informations très utiles sur les caractéristiques de sûreté d'un circuit.

Ce travail de thèse porte sur la problématique de conception et de réalisation dun microsystème multicapteurs communicant pour une application Génie Civil. Il présente et définit la problématique de recherche et de développement de nouvelles générations doutils pour la conception système et traite conjointement un exemple dapplication proposant notamment une solution de mesure de micro-déplacement sur site. Il a associé le LAAS-CNRS et EDF R&D. Nous faisons dabord le point sur la dynamique de développement microsystème et rappelons les méthodes de conception et dintégration de systèmes à base de composants COTS. Le projet qui nous concerne est ensuite présenté et analysé par la méthode de lanalyse du besoin pour établir un cahier des charges, porte dentrée de la démarche générale de conception. Cette étude montre, sur lexemple proposé, les étapes que nous avons conduites pour atteindre le stade des spécifications validées. La méthodologie de conception amont proposée associe la démarche Top-Down et SysML pour réduire au maximum le lien entre le cahier des charges et la première représentation modélisée du système. Cette modélisation amont, indépendante de limplémentation, est effectuée sous loutil HiLeS et ouvre la voie de la première vérification du système, par le biais de la logique temporelle. Ensuite, les choix dagrégation, de sélection et dimplémentation des composants sont décrits et permettent daboutir à la modélisation fonctionnelle sous VHDL-AMS et au prototypage virtuel. Enfin, ce travail présente les étapes dintégration et les choix de composants qui mènent au prototype réel. Une première validation de ce prototype réalisé est effectuée par des mesures sur site.

L'évolution des réseaux de communication rend aujourd'hui possible l'apparition de nouvelles applications distribuées. Néanmoins, l'émergence du multimédia renforce les besoins de bande passante élevée et de garantie des délais, qui devront être pris en considération tant au niveau du réseau que des machines. Cette thèse propose l'architecture d'un système de communication complet, basé sur ATM, permettant de satisfaire les besoins des applications distribuées temps réel. En particulier, il est nécessaire d'intégrer de manière efficace les flux audio et vidéo, qui devront cohabiter avec d'autres trafics comme les alarmes ou les données traditionnelles. L'état de l'art sur l'architecture des machines pour les hauts débits permet de mieux cerner les problèmes posés par l'emploi des nouvelles technologies de communication, et montre que les nombreuses études dans ce domaine ne fournissent que des réponses partielles au problème posé. L'architecture du système de communication proposée permet de supporter plusieurs équipements audio/vidéo sur une même station, de construire des topologies de réseau variées, et d'assurer la redondance de chemins. L'introduction d'un micro-contrôleur sur la carte d'interface au réseau offre des services temps réel de haut niveau grâce au concept de télé-DMA, et fait ainsi profiter les applications des avantages d'ATM. D'autre part, une organisation protocolaire particulière permet de faire cohabiter efficacement les services temps réel et les services télé-informatique classiques. Pour les communications entre les équipements, un mécanisme de contrôle de flux à la source pour garantir un délai d'acheminement borné des messages temps réel est proposé. Les problèmes de récupération des applications existantes, de signalisation, d'administration et de gestion du basculement en cas de défaillance du réseau sont aussi abordés. Enfin, les performances globales du système de communication, puis celles d'un service de transfert périodique de variables temps réel implanté sur le micro-contrôleur sont évaluées.

La taille, la complexité et les performances des circuits électroniques de télécommunication sont de plus en plus contraignantes tandis que le temps et le coût de commercialisation doivent être réduits au maximum. Voulant répondre au vide existant sur le marché de la CAO dans ce domaine, ce travail est consacré à la simulation mixte de systèmes de communication complets parcourus par des signaux numériques, des signaux analogiques basse-fréquence, des signaux quasi-périodiques et des signaux RF à modulation digitale complexe. Le premier chapitre du manuscrit présente les différents types de circuits et de signaux que l'on veut simuler. La deuxième partie décrit d'abord les principales méthodes de simulation RF existantes. On développe ensuite les innovations apportées à la méthode de l'Equilibrage Harmonique, basée sur une utilisation efficace du spectre, et enfin celles apportées à l'algorithme de l'Enveloppe. Le troisième chapitre propose une nouvelle méthodologie pour simuler des circuits complets RF/Analogiques/Numériques dans le cadre de l'algorithme de l'Enveloppe : couplage avec un simulateur numérique, prise en compte de modèles comportementaux et partition analogique/RF des circuits. Enfin, la dernière partie illustre les potentialités de cette nouvelle technique d'analyse sur quelques circuits typiques. Pour la première fois, des systèmes complexes mixtes, décrits aux niveaux logique, transistor et comportemental, peuvent être simulés dans un seul flot et dans des temps raisonnables.

L'électronique moléculaire, partie intégrante des nanotechnologies, résulte de la convergence de différents domaines: la microélectronique, la physique, la chimie ou encore la biologie. L'engouement suscité s'explique par l'espoir de trouver un complément faible coût, voire une alternative viable à l'électronique CMOS sur silicium actuelle, dont les perspectives d'évolution restent floues au-delà de 2015/2020 et dont le coût de fabrication actuel augmente de façon exponentielle. Les dispositifs à base d'électronique moléculaire apparaissent comme des candidats potentiels à l'intégration dans les mémoires du futur. En effet, leur utilisation permettrait d'obtenir, de part leurs dimensions nanométriques, des densités très élevées, bien au-delà de la roadmap silicium, tout en réduisant les coûts de fabrication grâce aux procédés d'auto-assemblage et d'intégration tridimensionnelle. Cependant, l'état de l'art actuel indique qu'il n'existe pas de modélisation appropriée à des simulations complexes et qu'à cette échelle, les variations technologiques d'un composant à l'autre seront très élevées. Les travaux de recherche présentés dans ce manuscrit de thèse proposent un nouveau type d'architecture de mémoire de très haute densité et tolérante aux dispersions, à base de transistor moléculaire à nanofils à effet de champs (NW-FET moléculaire). L'étude présente un modèle continu VHDL-AMS du transistor moléculaire, et deux niveaux de modélisation VHDL-AMS d'une nouvelle cellule mémoire moléculaire haute densité. Enfin, différentes techniques de tolérance aux fortes dispersions (jusqu'à 25% de variations des caractéristiques des dispositifs de base) sont évaluées.

L'astronomie gamma des Très Hautes Energies utilise jusqu'à aujourd'hui exclusivement comme détecteurs le Photomultiplicateur à Tube (PMT) pour capter les faibles flux lumineux des gerbes atmosphériques. Mais une alternative commence à apparaitre : les photodiodes à avalanche polarisées en mode Geiger appelées APD Geiger. Le PMT est un détecteur conçu dans les années 70 qui présente certes de nombreux avantages mais qui souffre également d'inconvénients comme la taille, le coût, le poids ou encore la sensibilité aux champs magnétiques et surtout la difficulté à réaliser une pixellisation en matrice. Les APD-Geiger, sont des dispositifs à semi-conducteur composés d'une jonction PN intégrée dans une technologie spéciale pour la détection de très faible flux lumineux grâce à leur polarisation au delà de la tension d'avalanche. Les APD-Geiger présentent un gain de photoélectrons très élevé (~106), bien que dépendant fortement de la tension de polarisation au delà de l'avalanche. Ces photodiodes présentent de nombreux avantages par rapport aux photomultiplicateurs, notamment du point de vue de leur miniaturisation pour des applications basées sur l'imagerie, comme la détection de flashs Tcherenkov en astronomie gamma. Dans cette thèse, nous présentons l'étude, la conception et la réalisation de cette structure technologique basée sur du Silicium. Cette structure a montré sa fiabilité pour la détection de faibles flux lumineux avec une tension de claquage de 12V et un courant de fuite ne dépassant pas 10pA au claquage. Nous avons également mis au point, différents modèles physiques et électriques indispensables aux démarches d'optimisation technologiques ainsi qu'au développement des circuits de commande et de lecture, i.e. la base de toute technologie d'imagerie. Le travail présenté ici consiste en l'étude, la conception et la réalisation d'une matrice de pixels à haute sensibilité. Un projet de télescope Cerenkov basé sur cette technologie innovante est finalement présenté

L'objectif de ces travaux de thèse est de proposer une méthodologie de modélisation multi-niveaux d'un microsystème autonome. Pour atteindre cet objectif, nous avons fourni une bibliothèque de modèles implémentés en VHDL-AMS et en SPICE pour différents blocs d'un nœud de réseaux de capteurs sans fils. Ces blocs appartiennent à différents domaines de la physique. Le premier modèle est celui d'un microgénérateur piézoélectrique qui récupère de l'énergie mécanique et la convertit en énergie électrique pour alimenter le reste du système. Le deuxième modèle est celui d'une batterie Li-Ion utilisée pour stocker cette énergie. Ce dernier a été fourni et validé sous différents profils de charge, de décharge et pour des températures différentes. Une bibliothèque de modèles VHDL-AMS et SPICE a également été fournie pour le bloc de gestion d'énergie. Deux niveaux d'abstraction ont été considérés pour ce bloc : un niveau indépendant de la technologie et un autre relié à la technologie CMOS 130 nm de STMicroelectronics. Dans le dernier chapitre, des simulations globales et multi-abstractions ayant pour but de donner un aperçu des possibilités offertes par cette méthodologie ont été présentées. Par ailleurs, des comparaisons avec des résultats expérimentaux, ont été proposées tout au long de ce travail.

<p>This report is the outcome of a thesis work done at Linköpings University, campus Norrköping. The thesis work was part of the development of a RF transceiver chip for implantable medical applications. The development was done in cooperation with Zarlink Semiconductor AB, located in Järfälla, Stockholm.</p><p>The transceiver is divided into three main blocks, which are the wakeup block, the MAC block and the RF block. The wakeup block is always operating and is awaiting a wakeup request in the 2,45GHz ISM-band. The RF-block is operating in the 400MHz ISM-band and is powered up after wakeup The MAC is the controller of the whole chip. All three blocks in the transceiver structure should be integrated on the same chip, using TSMC 0,18µm process design kit for CMOS (Mixed Signal /RF).</p><p>The purpose of the thesis work was to develop the wakeup circuit for the transceiver. The main purpose was to develop the digital control logic in the circuitry, using RTL-coding (mainly VHDL) but the thesis work also included a system analysis of the whole wakeup block, including the front-end, for getting a better overview and understanding of the project.</p><p>A complete data packet or protocol for the wakeup message on 2,45GHz, is defined in the report and is one of the results of the project. The packet was developed continuously during progress in the project. Once the data packet was defined the incoming RF stage could be investigated. The final proposal to a complete system design for the wakeup block in the RF transceiver is also one of the outcomes of the project. The front-end consists mainly of a LNA, a simple detector and a special decoder. Since the total power consumption on the wakeup block was set to 200nA, this had to be taken under consideration continuously. There was an intention not to have an internal clock signal or oscillator available in the digital part (for keeping the power consumption down). The solution to this was a self-clocking method used on the incoming RF signal. A special decoder distinguishes the incoming RF signal concerning the burst lengths in time. The decoder consists of a RC net that is uploaded and then has an output of 1, if the burst length is long enough and vice versa.</p><p>When it was decided to use a LNA in the front-end, it was found that it could not be active continuously, because of the requirements on low power consumption. The solution to this was to use a strobe signal for the complete front-end, which activates it. This strobe signal was extracted in the digital logic. The strobe signal has a specific duty cycle, depending on the time factors in the detector and in the decoder in the front-end. The total strobing time is in the implemented solution 250µs every 0,5s.</p><p>The digital implementation of the control logic in the wakeupblock was made in VHDL (source code) and Verilog (testbenches). The source code was synthesized against the component library for the process 0,18µm from TSMC, which is a mixed/signal and RF process. The netlist from the synthesizing was stored as a Verilog file and simulated together with the testbenches using the simulator Verilog-XL. The results from the simulations were examined and reviewed in the program Simvison from Cadence. The result was then verified during a pre-layout review together with colleagues at Zarlink Semiconductor AB. During the implementation phase a Design report was written continuously and then used for the pre-layout review. Extracts (source code and testbench) from this document can be found as appendixes to the report.</p>

<p>The increasing data rates in digital television networks increase the demands on data capacity of the current transmission channels. Through new standards, the capacity of exisiting channels is increased with new methods of error correction coding and modulation.</p><p>This thesis presents the design and implementation of a modulator for transmission of digital terrestrial television according to the Chinese DTMB standard.</p><p>The system is written in VHDL and is intended for implementation on an FPGA.</p>

Depuis de nombreuses années, la prise en compte des critères de compatibilité électromagnétique (CEM) constitue une étape capitale dans la conception des systèmes électroniques. Or, l'augmentation de la complexité des circuits intégrés rend indispensable l'étude du comportement électromagnétique directement au niveau du silicium. L'objectif de ces travaux est la définition d'une méthodologie de prédiction, avant fonderie, de l'émission conduite des circuits intégrés. Celle-ci s'appuie sur le langage VHDL-AMS et le modèle ICEM (Integrated Circuit Electromagnetic Model), et peut s'intégrer dans un flot de conception industriel. / For many years, taking into account electromagnetic compatibility (EMC) constraints has been a fundamental requirement in electronic system design. However, the increase in complexity of integrated circuits now demands the study of their electromagnetic behavior at chip level. The objective of this work is the definition of a methodology aimed at predicting conducted emission in integrated circuits. This methodology is based on the VHDL-AMS language and the ICEM (Integrated Circuit Electromagnetic Model) model, and can be integrated into an industrial design flow.