L’imagerie constitue un axe majeur de l’exploration de l’univers et de la Terre depuis l’espace, que l’on se trouve dans le domaine du visible ou non. Ainsi dans le domaine spatial, les données sont le plus souvent récupérées par un capteur CCD (Charge-Coupled Device, ou Dispositif à Transfert de Charge (DTC)) qui fournit des tensions analogiques vers un convertisseur analogique-numérique (CAN), dont la sortie sera transmise à une chaîne de traitement, puis envoyée sur terre. Ainsi, les CAN sont des éléments clés dans l’imagerie par satellite. De leur précision et de leur vitesse va dépendre la qualité de la représentativité de la chaîne de signaux binaires. Il est donc crucial de réaliser une conversion de données de grande qualité (vitesse, précision) tout en s’assurant de la résistance du CAN à l’environnement radiatif. L’objectif de cette thèse est d’améliorer la robustesse à l’environnement spatial, tout en optimisant les performances, de plusieurs fonctions élémentaires d’un convertisseur analogique-numérique de type pipeline 14bits,5MS/s, réalisées en technologie XFAB 0,18µm. Les trois fonctions ciblées sont les interrupteurs (notamment la résolution des problèmes liés au phénomène d’injection de charges en environnement spatial), les comparateurs (durcissement) et l’amplificateur à capacités commutées (amélioration du gain par une technique prédictive sans pénaliser la puissance consommée). / Imaging is a major issue in the observation of the Universe and the Earth from space, whether in the visible domain or not. Thus, in the spatial field, data is often gathered by a CCD (charge-Coupled Device) sensor, that supplies analog voltages to an Analog-to-Digital Converter (ADC), which outputs will be delivered to a processing chain, and then sent to earth. Consequently, ADCs are key elements in satellite imaging. Their precision and speed will indeed define the quality and the representativeness of the binary signal. It is then crucial to perform a high quality (speed & precision) conversion of the data, while making sure that the ADC can cope with the harsh irradiative environment. The purpose of this thesis is to improve the robustness to the space environment (hardening), while optimizing the performances, of several elementary devices that compose a 14 bits, 5MS/s pipeline ADC, made with the XFAB 180nm technology. The three targeted functions are the switches (especially the problems linked to coping with the charge injection problems in a space environment), the comparators (hardening) and the switched-capacitor amplifier (gain boosting through a predictive architecture with no penalty on the power consumption).

The Internet of Things (IoT) is leading the world to the Internet of Everything (IoE), where things, people, intelligent machines, data and processes will be connected together. The key to enter the era of the IoE lies in enormous sensor nodes being deployed in the massively expanding wireless sensor networks (WSNs). By the year of 2025, more than 42 billion IoT devices will be connected to the Internet. While the future IoE will bring priceless advantages for the life of mankind, one challenge limiting the nowadays IoT from further development is the ongoing power demand with the dramatically growing number of the wireless sensor nodes. To address the power consumption issue, this dissertation is motivated to investigate low-power wake-up receivers (WuRXs) which will significantly enhance the sustainability of the WSNs and the environmental awareness of the IoT. Two proof-of-concept low-power WuRXs with focuses on two different application scenarios have been proposed. The first WuRX, implemented in a cost-effective 180-nm CMOS semiconductor technology, operates at 401−406-MHz band. It is a good candidate for application scenarios, where both a high sensitivity and an ultra-low power consumption are in demand. Concrete use cases are, for instance, medical implantable applications or long-range communications in rural areas. This WuRX does not rely on a further assisting semiconductor technology, such as MEMS which is widely used in state-of-the-art WuRXs operating at similar frequencies. Thus, this WuRX is a promising solution to low-power low-cost IoT. The second WuRX, implemented in a 45-nm RFSOI CMOS technology, was researched for short-range communication applications, where high-density conventional IoT devices should be installed. By investigation of the WuRX for operation at higher frequency band from 5.5 GHz to 7.5 GHz, the nowadays ever more over-traffic issues that arise at low frequency bands such as 2.4 GHz can be substantially addressed. A systematic, analytical research route has been carried out in realization of the proposed WuRXs. The thesis begins with a thorough study of state-of-the-art WuRX architectures. By examining pros and cons of these architectures, two novel architectures are proposed for the WuRXs in accordance with their specific use cases. Thereon, key WuRX parameters are systematically analyzed and optimized; the performance of relevant circuits is modeled and simulated extensively. The knowledge gained through these investigations builds up a solid theoretical basis for the ongoing WuRX designs. Thereafter, the two WuRXs have been analytically researched, developed and optimized to achieve their highest performance. Proof-of-concept circuits for both the WuRXs have been fabricated and comprehensively characterized under laboratory conditions. Finally, measurement results have verified the feasibility of the design concept and the feasibility of both the WuRXs.

Diese Dissertation untersucht das selektive Wachstum von Indiumphosphid (InP)-Nanostrukturen auf Silizium-Nanospitzen-Substraten (Si NT) mittels Gasquellen-Molekularstrahlepitaxie über den Nanoheteroepitaxie-Ansatz (NHE). Durch Anpassung der thermischen Reinigungstemperaturen vor dem Wachstum wurde der Übergang zwischen 1-dimensionalem Nanodraht- (NW) und 3-dimensionalem Nanoinselwachstum auf demselben Wafer demonstriert. Diese Anpassungsfähigkeit ist entscheidend für die Realisierung maßgeschneiderter nanoskaliger Halbleiterbauelemente. Die strukturellen und optischen Eigenschaften von NWs, die auf Si NT(001)-Substraten gewachsen sind, wurden umfassend analysiert. Diese NWs zeigten Polytopie mit sowohl Wurtzit- als auch Zinkblende-Kristallstrukturen und einer Typ-II-Bandausrichtung und wiesen Lumineszenz bei Raumtemperatur auf. Nanoinsel-Proben, die auf Si(001)- und Si(111)-Nanospitzen-Substraten gewachsen sind, behielten eine Zinkblende-Struktur bei und waren vollständig entspannt, was mit den jeweiligen Substraten übereinstimmte. Diese Nanoinseln wiesen jedoch keine Lumineszenz bei Raumtemperatur auf, was auf einen Verbesserungsbedarf des Materials hinweist. Die Wachstumsoptimierung für Nanoinseln auf Si NT(001)-Substraten ergab einen idealen Temperaturbereich von 490°C bis 530°C mit einem konstanten Phosphin-Fluss von 4 sccm und einer Wachstumsrate von 0,7 Å/s, was zu reproduzierbaren und hochwertigen Ergebnissen führte. Ein Testbauelement, das mit n-p dotierten InP-Nanoinseln gefertigt wurde, wurde hinsichtlich seiner elektrischen Eigenschaften bewertet, um seine Integration in funktionale Halbleiterbauelemente zu untersuchen. Insgesamt erweitert diese Arbeit das Verständnis des InP-Nanostruktursyntheseprozesses auf Si NT-Substraten mittels NHE und hebt ihr Potenzial für zukünftige Halbleitertechnologien, insbesondere für CMOS-kompatible Anwendungen, hervor. / This thesis investigates the selective growth of Indium Phosphide (InP) nanostructures on Silicon nanotip (Si NT) substrates using gas-source molecular beam epitaxy via the nanoheteroepitaxy (NHE) approach. By adjusting thermal cleaning temperatures prior to growth, the transition between 1-dimensional nanowire (NW) and 3-dimensional nanoisland growth on the same wafer was demonstrated. This adaptability is essential for realizing customized nanoscale semiconductor devices. The structural and optical properties of NWs grown on Si NT(001) substrates were thoroughly analyzed. These NWs exhibited polytypism, featuring both wurtzite and zincblende crystal structures with a type-II band alignment, and showed luminescence at room temperature. Nanoisland samples grown on Si(001) and Si(111) nanotip substrates retained a zincblende structure and were fully relaxed, aligning with their respective substrates. However, these nanoislands did not exhibit room-temperature luminescence, indicating a need for further material improvement. Growth optimization for nanoislands on Si NT(001) substrates identified an ideal temperature range of 490°C to 530°C with a constant phosphine flux of 4 sccm and a growth rate of 0.7 Å/s, ensuring reproducible, high-quality results. A test device fabricated using n-p doped InP nanoislands was assessed for electrical properties to explore their integration into functional semiconductor devices. Overall, this work advances the understanding of InP nanostructure synthesis on Si NT substrates via NHE and highlights their potential for future semiconductor technologies, particularly for CMOS-compatible applications.

Die Entwicklung und Charakterisierung neuer Detektortechnologien ist ein wichtiger Forschungspfad, um künftige Hochenergie- und Astroteilchenphysikexperimente zu ermöglichen. Sowohl für die raue Strahlungsumgebung moderner Collider-Experimente als auch für die protonen-, elektronen- und schwerionenreiche Umgebung in der äußeren Erdumlaufbahn ist die Strahlungshärte moderner Detektoren eine ihrer wichtigsten Leistungsmerkmale. In dieser Arbeit werden die Strahlungshärte und die Optimierung von Detektoren sowohl für die weltraumgestützte Astroteilchenphysik als auch für moderne Beschleuniger-Experimente untersucht. Im ersten Teil wird die Strahlungshärte der Kamera für die ULTRASAT Weltraummission quantifiziert. ULTRASAT ist ein Weitwinkel-Weltraumteleskop, das tiefe zeitaufgelöste Untersuchungen im nahen ultravioletten Spektrum durchführen wird. ULTRASAT wird vom Weizmann Institute of Science in Israel und der israelischen Weltraumbehörde geleitet und soll 2027 gestartet werden. Die CMOS-Kamera (Complementary Metal Oxide Semiconductor) wurde von DESY entwickelt und gebaut. Die Strahlungshärte der CMOS-Bildsensoren wurde sowohl im Hinblick auf kumulative Effekte als auch auf Einzelereignisse bewertet. Darüber hinaus wird die gemessene Degradation genutzt, um die Auswirkungen auf die Nachweisgrenzen der Kamera abzuschätzen. Im zweiten Teil wird die Strahlungshärte des Depleted Monolithic Active Pixel Sensor Tracker MALTA untersucht. MALTA ist ein Tracking-Sensor, dessen Design für die An-forderungen der äußeren Pixelschicht des ATLAS Inner Tracker ausgelegt ist. Es wurden verschiedene Varianten der Pixelgeometrie und des Siliziumwachstums untersucht, um bessere Tracking-Leistungen für künftige Collider-Experimente zu erzielen. / The development and characterization of new detector technologies is an important research path in order to facilitate future high energy and astroparticle physics experiments. For both the harsh radiation environment of modern collider experiments and the proton, electron and heavy ion rich environment in the outer earth orbit, the radiation hardness of modern detectors is one of their most important figures of merit. This thesis explores the radiation hardness and optimization of detectors for both space-borne astroparticle physics and modern collider experiments. In the first part, the radiation hardness of the ULTRASAT space mission's camera is quantified. ULTRASAT is a wide-angle space telescope that will perform deep time-resolved surveys in the near ultraviolet spectrum. ULTRASAT is led by the Weizmann Institute of Science in Israel and the Israel Space Agency and is planned for launch in 2027. The Complementary Metal Oxide Semiconductor (CMOS) camera was designed and built by DESY. The radiation hardness of the CMOS Imaging Sensors was evaluated in terms of both cumulative damage and single event effects. Furthermore, the measured degradation is used to estimate the impact on the detection limits of the camera. In the second part, the radiation hardness of the depleted monolithic active pixel tracker MALTA is investigated. MALTA is a tracking sensor with a design that targets the ATLAS Inner Tracker outer pixel layer requirements. Several pixel geometries and silicon growing variations have been investigated in order to achieve better tracking performances for the future collider experiments.

Développé par le Centre d'imagerie moléculaire de Sherbrooke (CIMS) et le Groupe de recherche en appareillage médical de Sherbrooke (GRAMS), le LabPET[indice supérieur TM] est un scanner TEP numérique dédié à des applications précliniques sur les petits animaux. C'est le premier scanner TEP commercial à utiliser des photodiodes à avalanche dans son module de détection. Aujourd'hui plusieurs travaux de recherche sont menés afin de réaliser la prochaine génération de ce scanner qui permettra de fusionner efficacement les deux modalités TEP et TDM dans une même chaîne matérielle électronique et aussi d'offrir une résolution spatiale submillimétrique en mode TEP. Pour ce faire, un nouveau module de détection, le module LabPET[indice supérieur TM] II, a été développé en partenariat avec PerkinElmer inc. afin d'atteindre ces performances. Il est constitué d'une matrice de 64 pixels de photodiodes à avalanche de 1,2 x 1,2 mm[indice supérieur 2] ayant une surface active de 1,1 x 1,1 mm[indice supérieur 2]. Les travaux de ce mémoire s'insèrent dans cet objectif ambitieux et s'attardent plus spécifiquement au nouveau préamplificateur de charge conçu pour optimiser le rapport signal sur bruit de la chaîne électronique, en accord avec les caractéristiques du nouveau module de détection LabPET[indice supérieur TM] II. L'optimisation du premier étage de la chaîne électronique de détection est directement liée aux caractéristiques du détecteur et également à la capacité équivalente rapportée à l'entrée. Le dimensionnement et les simulations du préamplificateur à l'aide des outils Cadence et Mathcad envisagent un gain de 1,73 mV/fC, un temps de montée intrinsèque de 6,5 ns et une charge équivalente de bruit en entrée de 370 é-rms + 25 é-rms/pF pour un filtre semi-Gaussien d'ordre 3 avec un temps de mise en forme optimal de 50 ns. Le temps de mise en forme se définit ici comme le temps que met le signal pour atteindre sa valeur maximale. Le circuit conçu a été fabriqué avec la technologie CMOSP18 de la compagnie Taiwan Semiconductor Manufacturing Company (TSMC) puis testé pour valider les performances simulées. Le préamplificateur de charge bien que fonctionnel présente quelques déviations par rapport aux résultats simulés, notamment au niveau des figures de bruit et du minimum de bruit ENC qui s'élève à 494 é-rms + 32 é-rms/pF. Malgré tout, ces résultats préliminaires laissent entrevoir de belles perspectives pour la prochaine chaîne électronique frontale de ce qui sera demain, le premier scanner à bimodalité TEP/TDM totalement intégrée dans une même chaîne électronique.

La demande pour des appareils portables multifonctionnels encourage les manufacturiers à intégrer des microsystèmes électromécaniques (MEMS) ou optoélectromécaniques (MOEMS) à leurs produits pour réaliser de nouvelles fonctions ; les pico projecteurs constituent un excellent exemple. Or, dans le but d'utiliser ce type de composants, des tensions de polarisation variant entre 100 V et 300 V sont parfois nécessaires. La génération de ces tensions à partir de la pile de l'appareil exige des convertisseurs continu-continu (DC-DC) miniatures procurant un gain de tension de l'ordre de 100. C'est dans ce contexte général que ce projet réalisé pour Teledyne DALSA, un manufacturier de MEMS et concepteur de circuits intégrés haut voltage, a été réalisé. En intégrant ce circuit à ses circuits de contrôle de MEMS, Teledyne DALSA sera ainsi en mesure de proposer des systèmes plus complets à ses clients. Ce mémoire présente la conception d'un convertisseur DC-DC dans la technologie CO8G CMOS/DMOS haut voltage de Teledyne DALSA. Pour que la solution développée soit assez flexible, le circuit permet un ajustement de la tension de sortie entre 100 V et 300 V pour une puissance de sortie inférieure ou égale à 210 mW à partir d'une tension de batterie entre 2,7 V et 5,5 V. Afin de permettre une longue autonomie des appareils portables, ce projet vise une efficacité de transfert d'énergie de 70 % à la puissance de sortie typique de 75 mW à 220 V. De plus, la solution développée doit être la plus petite possible. À partir de l'état de l'art des circuits de gestion de l'alimentation, ce mémoire présente une conception haut niveau du circuit basée sur des raisonnements et calculs mathématiques simples. Bâtissant sur ces concepts, ce travail détaille la conception des composants de puissance, du circuit de puissance et du contrôleur nécessaire à la réalisation de ce projet. Bien que certaines difficultés, notamment le niveau moyen de l'oscillation de la tension de sortie de 1,6 V, ne permettent pas d'utiliser dès maintenant le circuit développé dans une application commerciale, la solution proposée démontre une amélioration entre 15 % et 43 % de l'efficacité de conversion par rapport au circuit flyback actuel de Teledyne DALSA. De plus, la solution proposée intègre un transistor de puissance 78 % plus petit que les transistors standards disponibles dans la technologie CO8G. Étant donnée l'innovation du circuit présenté au niveau des composants de puissance, du circuit de puissance et du contrôleur, ces résultats de l'implémentation initiale laissent envisager un bon potentiel pour cette architecture après une révision.

Les travaux présentés dans ce mémoire s'inscrivent dans le contexte du Groupe de Recherche en Appareillage Médical de Sherbrooke (le GRAMS), qui cherche à développer des capteurs de photons plus sensibles et plus performants, destinés à être utilisés pour détecter des photons provenant de cristaux scintillateurs notamment utilisés en tomographie d'émission par positrons. L'objectif principal du travail accompli est de faciliter la caractérisation de diodes monophotoniques à avalanche (single-photon avalanche diodes, SPAD) développées sur une technologie CMOS. Cette caractérisation couvre ce qui a trait à l'efficacité de photodétection, la résolution temporelle, les fausses détections, le redéclenchement intempestif, et la diaphonie. Un objectif optionnel est la mise au point d'un circuit réalisant la lecture d'une matrice de SPAD co-intégrée à l'aide d'un procédé d'empilement de circuits intégrés en 3D (3DIC). Ce mémoire de maîtrise présente les circuits électroniques intégrés (sur procédé CMOS 0,8μm haut voltage) et imprimés faisant partie du système électronique mis sur pied pour répondre aux objectifs du projet. Tel qu'il est démontré vers la fin du mémoire, le système a été utilisé pour caractériser des SPAD. Il a permis d'atteindre des performances dignes de l'état de l'art en circuits de contrôle de SPAD. Des améliorations au système sont proposées et seront implémentées sur des versions ultérieures.

La mesure de temps de vol de photons et/ou de temps de propagation d’ondes RF et ultra large bande est devenue une technique essentielle et indispensable pour de nombreuses applications telles qu’en géolocalisation en intérieur, en détection LASER et en imagerie biomédicale, notamment en tomographie optique diffuse (TOD) avec des mesures dans le domaine temporel (DT). De telles mesures nécessitent des convertisseurs temps-numérique aptes à mesurer des intervalles de temps très courts avec grande précision, et ce, à des résolutions temporelles allant de quelques picosecondes à quelques dizaines de picosecondes. Les scanners TOD-DT ont généralement recours à des cartes électroniques de comptage de photons uniques intégrant essentiellement des convertisseurs temps-numérique hybrides (un mixte de circuits monolithiques et non-monolithiques). Dans le but de réduire le temps d’acquisition de ces appareils et d’augmenter leur précision, plusieurs mesures à différentes positions et longueurs d’ondes doivent pouvoir être effectuées en parallèle, ce qui exige plusieurs cartes de comptage de photons. L’implémentation de tels dispositifs en technologie CMOS apporte de multiples avantages particulièrement en termes de coût, d’intégration et de consommation de puissance. Cette thèse apporte une solution architecturale d’un convertisseur temps-numérique à 10-bits dédié aux applications de TOD-DT. Le convertisseur réalisé en technologie CMOS 0,13 μm d’IBM et occupant une surface en silicium de 1,83 x 2,23 mm[indice supérieur 2] incluant les plots de connexion, présente une résolution temporelle de 12 ps sur une fenêtre de 12 ns pour une consommation en courant de 4,8 mA. Les avantages de l’architecture proposée par rapport à d’autres réalisations rapportées dans la littérature résident dans son immunité face aux variations globales du procédé de fabrication, l’indépendance de la résolution temporelle vis-à-vis de la technologie ciblée et la faible gigue temporelle qu’il présente. Le circuit intégré réalisé trouvera plusieurs champs d’applications autres que la TOD notamment dans les tomographes d’émission par positrons, les boucles à verrouillage de phase numériques et dans les systèmes de télédétection et d’imagerie 3D.

Moore's law has defined the semiconductor industry for the past 50 years. Devices continue to become smaller and increasingly integrated into the world around us. Beginning with personal computers, devices have become integrated into watches, phones, cars, clothing and tablets among other things. These devices have expanded in their functionality as well as their ability to communicate with each other through the internet. Further, devices have increasingly been required to have diverse of functionality. This combination of smaller devices coupled with diversification of device functionality has become known as more than Moore. In this thesis, more than Moore applications of graphene are explored in-depth. Graphene was discovered experimentally in 2004 and since then has fueled tremendous research into its various potential applications. Graphene is a desirable candidate for many applications because of its impressive electronic and mechanical properties. It is stronger than steel, the thinnest known material, and has high electrical conductivity and mobility. In this thesis, the potentials of graphene are examined for pressure sensors, humidity sensors and transistors. Through the course of this work, high sensitivity graphene pressure sensors are developed. These sensors are orders of magnitude more sensitive than competing technologies such as silicon nanowires and carbon nanotubes. Further, these devices are small and can be scaled aggressively. Research into these pressure sensors is then expanded to an exploration of graphene's gas sensing properties -- culminating in a comprehensive investigation of graphene-based humidity sensors. These sensors have rapid response and recovery times over a wide humidity range. Further, these devices can be integrated into CMOS processes back end of the line. In addition to CMOS Integration of these devices, a wafer scale fabrication process flow is established. Both humidity sensors and graphene-based transistors are successfully fabricated on wafer scale in a CMOS compatible process. This is an important step toward both industrialization of graphene as well as heterogeneous integration of graphene devices with diverse functionality. Furthermore, fabrication of graphene transistors on wafer scale provides a framework for the development of statistical analysis software tailored to graphene devices. In summary, graphene-based pressure sensors, humidity sensors, and transistors are developed for potential more than Moore applications. Further, a wafer scale fabrication process flow is established which can incorporate graphene devices into CMOS compatible process flows back end of the line. / <p>QC 20160610</p>

The main objectives of this dissertation is to investigate the prospects of embedded thermoelectric devices integrated in a chip package and to develop a design methodology aimed at taking advantage of the on-chip on-demand cooling capabilities of the thermoelectric devices. First a simulation framework is established and validated against experimental results, which helps to study the cooling capabilities of embedded thermoelectric coolers (TEC) in both a transient and steady state. The potential for up to 15°C of total cooling has been shown. The thermal simulation framework allows for rapid assessment of TEC and system level thermal performance. Next, the thesis develops a co-simulation environment that is capable of simulating the thermal and electrical domain and couples them to design intelligent TEC controllers. These controllers are implemented on chip and can leverage the transient cooling capability of the device. The controllers are simulated within the co-simulation environment and their potential to control high power chip events are thoroughly investigated. The system level overheads are considered and discussions on implementation techniques are presented. The co-simulation framework is also extended to allow for simulation of real predictive technology microprocessor cores and their workloads. Finally the thesis implements a fully on-chip autonomous energy system that takes advantage of the TEC in its reverse energy harvesting mode and uses the same device to harvest energy and use the energy to power the on-chip cooling circuit. This increases the overall energy efficiency of the cooler and verifies the TEC control methods.