In recent years, photovoltaic (PV) power production have seen an increase and the PV power systems are often located in the distribution grids close to the consumers. Since the distributions grids rarely are designed for power production, investigation of its effects is needed. It is seen in this thesis that PV power production will cause voltages to rise, potentially to levels exceeding the limits that grid owners have to abide by. A model of a distribution grid is developed in MathWorks MATLAB. The model contains a transformer, cables, households, energy storage systems (ESS:s) and photovoltaic power systems. The system is simulated by implementing a numerical Forward Backward Sweep Method, solving for powers, currents and voltages in the grid. PV power systems are added in different configurations along with different configurations of ESS:s. The results are analysed, primarily concerning voltages and voltage limits. It is concluded that addition of PV power production in the distribution grid affects voltages, more or less depending on where in the grid the systems are placed and what peak power they have. It is also concluded that having energy storage systems in the grid, changing the power factor of the inverter for the PV systems or lowering the transformer secondary-side voltage can bring the voltages down. / På senare tid har det skett en ökning i antalet solcellsanläggningar som installeras i elnätet och dessa är ofta placerade i distributionsnäten nära hushållen. Eftersom distributionsnäten sällan är dimensionerade för produktion så behöver man utreda effekten av det. I det här arbetet visas det att solcellsproduktion kommer att öka spänningen i elnätet, potentiellt så mycket att de gränser elnätsägarna måste hålla nätet inom överstigs. En modell över lågspänningsnätet skapas i MathWorks MATLAB. Modellen innehåller transformator, kablar, hushåll, energilager och solcellsanläggningar. Systemet simuleras med hjälp av en numerisk Forward Backward Sweep-lösare som beräknar effekter, strömmar och spänningar i elnätet. Solcellanläggningarna placeras ut i elnätet i olika konfigurationer tillsammans med olika konfigurationer av energilager. Resultaten från simuleringarna analyseras främst med avseende på spänningen i elnätet utifrån dess gränser. De slutsatser som dras i arbetet är att solcellsproduktion kommer att påverka spänningen, mycket beroende på var i elnätet anläggningarna placeras och storleken hos dem. Det visas också att energilager, justering av effektfaktor hos solcellsanläggningarna eller en spänningssänkning på transformatorns lågspänningssida kan få ner spänningen i elnätet. / <p>LiTH-ISY-EX--19/5194--SE</p>

Ce travail de recherche a été principalement motivé par les avantages importants apportés par la technologie UTBB FDSOI aux applications analogiques et RF de faible puissance. L'objectif principal est d'étudier le comportement dynamique du transistor MOSFET du type UTBB FDSOI et de proposer des modèles prédictifs et des recommandations pour la conception de circuits intégrés RF, en mettant un accent particulier sur le régime d'inversion modérée. Après une brève analyse des progrès réalisés au niveau des architectures du transistor MOSFET, un état de l’art de la modélisation du transistor MOSFET UTBB FDSOI est établi. Les principaux effets physiques impliqués dans le transistor à double grille avec une épaisseur du film de 7 nm sont passés en revue, en particulier l’impact de la grille arrière, à l’aide de mesures et de simulations TCAD. La caractéristique gm/ID en basse fréquence et la caractéristique ym/ID proposée pour la haute fréquence sont étudiées et utilisées dans une conception analogique efficace. Enfin, le modèle NQS haute fréquence proposé reproduit les mesures dans toutes les conditions de polarisation y compris l’inversion modérée jusqu’à 110 GHz. / This research work has been motivated primarily by the significant advantages brought about by the UTBB FDSOI technology to the Low power Analog and RF applications. The main goal is to study the dynamic behavior of the UTBB FDSOI MOSFET in light of the recent technology advances and to propose predictive models and useful recommendations for RF IC design with particular emphasis on Moderate Inversion regime. After a brief review of progress in MOSFET architectures introduced in the semiconductor industry, a state-of-the-art UTBB FDSOI MOSFET modeling status is compiled. The main physical effects involved in the double gate transistor with a 7 nm thick film are reviewed, particularly the back gate impact, using measurements and TCAD. For better insight into the Weak Inversion and Moderate Inversion operations, both the low frequency gm/ID FoM and the proposed high frequency ym/ID FoM are studied and also used in an efficient first-cut analog design. Finally, a high frequency NQS model is developed and compared to DC and S-parameters measurements. The results show excellent agreement across all modes of operation including very low bias conditions and up to 110 GHz.

This work presents improvements to a multi-core performance/power simulator. The improvements which include updated power models, voltage scaling aware models, and an application specific benchmark, are done to increase the accuracy of power models under voltage and frequency scaling. Improvements to the simulator enable more accurate design space exploration for a biomedical application. The work flow used to modify the simulator is also presented so similar modifications could be used on future simulators. / Graduation date: 2012

El món de les comunicacions per la xarxa elèctrica (CXE) pot ser dividit en tres grans tipus: CXE en baix voltatge (CXE-BV), en mig voltatge (CXE-MV) i en alt voltatge (CXE-AV). En aquests últims anys, les CXE-BV han atret una gran expectació, ja que les seves capacitats han fet d'aquesta tecnologia una bona opció com alternativa pel bucle local d'accés i pel desplegament de xarxes d'àrea local, focalitzades aquestes últimes en l'entorn domèstic. A més, les CXE-BV inclouen un conjunt d'aplicacions de baixa velocitat orientades a l'operador, com la lectura automàtica de comptadors (LAC), distribució de càrrega, facturació dinàmica, etc. Per altra banda, les CXE-MV i CXE-AV, històricament lligades a tasques de telecontrol i teleprotecció, s'estan començant a considerar com un canal de comunicacions eficient i fiable. El desenvolupament de sistemes digitals i els esforços d'estandardització estan fent d'aquests canals un medi atractiu per a que els operadors elèctrics ofereixin serveis de comunicacions, ja que no necessiten invertir en infraestructura perquè la xarxa elèctrica ja està desplegada.En aquesta Tesi s'introduiran i es comentaran les particularitats de les tres xarxes elèctriques, després, es mostraran al lector les solucions tecnològiques existents pels canals de BV basats en la norma Europea CENELEC així com pels canals d'AV, mostrant que els sistemes actuals de LAC ofereixen una diversitat freqüencial molt baixa i que els mòdems CXE-AV estan ancorats en estendards antiquats.Aquest treball es mou per les tres topologies de la xarxa, particularment, en aplicacions orientades a la banda CENELEC, en mesura i modelat de canal, i en mesura i disseny del nivell físic per sistemes CXE-BV, CXE-MV i CXE-AV respectivament. Els sistemes actuals que exploten la banda CENELEC ofereixen mecanismes d'explotació de la diversitat freqüencial del canal molt limitats o nuls, donant lloc a una baixa robustesa en front a interferències i soroll de fons acolorit. Aquest treball proposa un esquema de modulació multiportadora que, mantenint una complexitat baixa, ofereix unes altes prestacions permetent un bon nivell d'explotació de la selectivitat freqüencial. Per al que a CXE-MV respecta, aquesta Tesi desenvolupa un model de canal determinístic-estadístic pels anells urbans de distribució de potència i, finalment, en sistemes CXE-AV, aquest treball proposa, basat en mesures de canal i proves de camp, un nivell físic de banda ampla capaç de incrementar la velocitat de comunicació mentre manté una baixa densitat espectral de potència limitant així la interferència a altres sistemes.PARAULES CLAU: Power line communications (PLC), low voltage (LV), medium voltage (MV), high voltage (HV), automatic meter reading (AMR), orthogonal frequency division multiplexing (OFDM), multicarrier spread spectrum (MC-SS), communication system design, channel measurements, channel modeling, scattering parameters. / El mundo de las comunicaciones por la red eléctrica (CRE) puede ser dividido en tres grandes tipos: CRE en bajo voltaje (CRE-BV), en medio voltaje (CRE-MV) y en alto voltaje (CRE-AV). En estos últimos años, las CRE-BV han atraído una gran expectación, ya que sus capacidades han hecho de esta tecnología una buena opción como alternativa para el bucle local de acceso y para el despliegue de redes de área local, focalizadas estas últimas en el entorno doméstico. Además, las CRE-BV incluyen un conjunto de aplicaciones de baja velocidad orientadas al operador como la lectura automática de contadores (LAC), distribución de carga, facturación dinámica, etc. Por otro lado, las CRE-MV y CRE-AV, históricamente ligadas a tareas de telecontrol y teleprotección, se están empezando a considerar como un canal de comunicaciones eficiente y fiable. El desarrollo de sistemas digitales y los esfuerzos de estandarización están haciendo de estos canales un medio atractivo para que los operadores eléctricos ofrezcan servicios de comunicaciones, ya que no necesitan invertir en infraestructura porque la red eléctrica ya está desplegada.En esta Tesis se introducirán y se comentarán las particularidades de las tres redes eléctricas, luego, se mostrarán al lector las soluciones tecnológicas existentes para los canales de BV basados en la norma Europea CENELEC así como para los canales de AV, mostrando que los sistemas actuales de LAC ofrecen una diversidad frecuencial muy baja y que los módems CRE-AV están anclados en estándares anticuados.Este trabajo se mueve por las tres topologías de red, particularmente, en aplicaciones orientadas a la banda CENELEC, en medida y modelado de canal, y en medida y diseño del nivel físico para sistemas CRE-BV, CRE-MV y CRE-AV respectivamente. Los sistemas actuales que explotan la banda CENELEC ofrecen mecanismos de explotación de la diversidad frecuencial del canal muy limitados o nulos, dando lugar a una escasa robustez frente a interferencias y ruido de fondo coloreado. Este trabajo propone un esquema de modulación multiportadora que, manteniendo una complejidad baja, ofrece unas altas prestaciones permitiendo un buen nivel de explotación de la selectividad frecuencial. Por lo que a CRE-MV respecta, esta Tesis desarrolla un modelo de canal determinístico-estadístico para los anillos urbanos de distribución de potencia y, finalmente, en sistemas de CRE-AV, este trabajo propone, basado en medidas de canal y pruebas de campo, un nivel físico de banda ancha capaz de incrementar la velocidad de comunicación mientras mantiene una baja densidad espectral de potencia limitando así la interferencia a otros sistemas.PALABRAS CLAVE: Power line communications (PLC), low voltage (LV), medium voltage (MV), high voltage (HV), automatic meter reading (AMR), orthogonal frequency division multiplexing (OFDM), multicarrier spread spectrum (MC-SS), communication system design, channel measurements, channel modeling, scattering parameters. / The world of Power line communications (PLC) can be divided into three main types: low voltage PLC (LV-PLC), medium voltage PLC (MV-PLC) and high voltage PLC (HV-PLC). These last years, LV-PLC has attracted a great expectation since its wideband capabilities has made this technology a suitable choice for last-mile access and in-home communications. Moreover, LV-PLC also includes a utility oriented low frequency and low speed applications, such as automatic meter reading (AMR), load distribution, dynamic billing and so on. On the other hand, MV-PLC and HV-PLC, historically oriented to teleprotection and telecontrol tasks, are being considered as a reliable communication channel. The development of digital equipment and the standardization efforts are making those channels an attractive medium for electrical utilities telecommunications services, since the network, as well as in LV-PLC, is already deployed. In this PhD dissertation, the three different PLC topologies are reviewed and the different communications techniques in such channels exposed. Then, a deep technological review of existing AMR solutions for the European CENELEC band, as well as HV-PLC systems is given, showing that existing AMR systems deliver low frequency diversity and HV-PLC systems are anchored in old fashioned standards.This work walks around the three topologies, specifically, CENELEC band utility oriented applications, channel measurement and modeling and channel measurement and physical layer design, regarding LV-PLC, MV-PLC and HV-PLC respectively. Existing CENELEC compliant systems deliver low or none frequency diversity mechanisms, yielding in a low robustness against colored noise and interference. This work propose a multicarrier based physical layer approach that, while keeping the complexity low, delivers high performance allowing a great level of frequency diversity. Focusing on MV-PLC, a hybrid deterministic-statistical channel model for urban underground rings is developed and, finally, in HV-PLC systems, this work proposes, based on measurements and field tests, a wideband physical layer in order to increase data rate while keeping low both the power spectral density and possible interference to other systems.KEYWORDS: Power line communications (PLC), low voltage (LV), medium voltage (MV), high voltage (HV), automatic meter reading (AMR), orthogonal frequency division multiplexing (OFDM), multicarrier spread spectrum (MC-SS), communication system design, channel measurements, channel modeling, scattering parameters.

Integrated systems with billions of transistors on a single chip are a now reality. These systems include multi-core microprocessors and are built today using deca-nanometer devices organized into synchronous digital circuits. The movement of data within such systems is regulated by a set of predictable timing signals, called clocks, which must be distributed to a large number of sequential elements. Collectively, these clocks have a significant impact on the frequency of operation and, consequently, on the performance of the systems. The clocks are also responsible for a large fraction of the power consumed by these systems. The objective of this dissertation is to better understand clock distribution in order to identify opportunities and strategies for improvement by analyzing the conditions under which the optimal tradeoff between power and performance can be achieved, by modeling the constraints associated with local and global clocking, by evaluating the impact of noise, and by investigating promising new design strategies for future integrated systems.

This thesis deals with the modeling, analysis and control of a novel brushlessgenerator for wind power application. The generator is named as rotatingpower electronic brushless doubly-fed induction machine/generator (RPEBDFIM/G). A great advantage of the RPE-BDFIG is that the slip power recoveryis realized in a brushless manner. This is achieved by introducing an additionalmachine termed as exciter together with the rotating power electronicconverters, which are mounted on the shaft of a DFIG. It is shown that theexciter recovers the slip power in a mechanical manner, and delivers it backto the grid. As a result, slip rings and carbon brushes can be eliminated,increasing the robustness of the system, and reducing the maintenance costsand down-time of the turbine. To begin with, the dynamic model of the RPE-BDFIG is developed andanalyzed. Using the dynamic model, the working principle of the generatoris understood and its operation explained. The analysis is carried out atspeeds, ±20% around the synchronous speed of the generator. Moreover, thedynamics of the generator due to external load-torque disturbances are investigated.Additionally, the steady-state model is also derived and analyzed forthe machine, when operating in motor mode. As a next step, the closed-loop control of the generator is considered indetail. The power and speed control of the two machines of the generator andthe dc-link voltage control is designed using internal model control (IMC)principles. It is found that it is possible to maintain the stability of thegenerator against load-torque disturbances from the turbine and the exciter,at the same time maintain a constant dc-link voltage of the rotor converter.The closed-loop control is also implemented and the operation of the generatorwith the control theory is confirmed through experiments.In the third part of the thesis, the impact of grid faults on the behaviourof the generator is investigated. The operation of the generator and its responseis studied during symmetrical and unsymmetrical faults. An approachto successful ride through of the symmetrical faults is presented, using passiveresistive network (PRN). Moreover, in order to limit the electrical and mechanicaloscillations in the generator during unsymmetrical faults, the dualvector control (DVC) is implemented. It is found that DVC to a certain extentcan be used to safeguard the converter against large oscillations in rotorcurrents. Finally, for completeness of the thesis, a preliminary physical design ofthe rotating power electronic converter has been done in a finite elementsoftware called ANSYS. The thermal footprint and the cooling capability,with estimates of the heatsink and fan sizes, are presented. Besides, another variant of a rotating electronic induction machine whichis based on the Lindmark concept and operating in a single-fed mode is also investigated. It’s steady-state model is developed and verified through experiments. / <p>QC 20151006</p>

Ce manuscrit expose des travaux effectués entre 1994 et 2004 sur la fiabilité des composants à base de structures MOS et la fiabilité des oxydes ultra-minces de SiO2 (<10nm) utilisés comme isolant de grille dans ces composants. Nous avons établi un lien entre courants de fuite dans l'oxyde (SILC) et injection de porteurs chauds, principalement les trous chauds, dans les oxydes de 3.8 et 4.7nm. La dépendance en champ et en température du SILC soutient un modèle d'effet tunnel assisté par des défauts neutres barycentriques dans l'oxyde, même si une composante partielle de type Schottky est identifiable. Pour les claquages de type Soft-breakdown relevés, nous avons proposé un modèle simple, fondé sur un rétrécissement local de l'épaisseur d'oxyde. Le phénomène LVSILC, typique de la structure MOS en déplétion, est mis en évidence suite à des stress à tension constante pour des oxydes entre 2.5 et 1.2 nm. Nous proposons de l'interpréter comme un effet tunnel assisté par des niveaux proches des bandes de conduction ou de valence de la densité d'états d'interface. Les mécanismes de génération sont principalement déterminés par l'énergie des porteurs injectés (y compris dans le cas d'injections de porteurs chauds), et génèrent une loi d'accélération en VG pour le vieillissement en mode tunnel direct. On établit une loi générale, donnant la probabilité de création de défauts en fonction des paramètres qui déterminent l'énergie des porteurs injectés. <br />Nos études sur les porteurs chauds nous ont aussi amené à étudier la fiabilité de transistor MOSFET lors de contraintes dynamiques (AC), caractéristiques des séquences de polarisation en mode normal de fonctionnement. Le résultat pratique de ce travail est la mise en oeuvre d'une méthodologie s'inspirant de l'hypothèse quasi-statique pour la prévision des durées de vie AC. Cette méthodologie, éprouvée et comparée aux résultats de mesure dans un certains nombre de cas où sa validité est reconnue, est appliquée au cas plus complexe du transistor de passage NMOS. L'accord reste satisfaisant, mais nous avons également mis en évidence les limitations de cette technique lors de séquences faisant intervenir des relaxations, des périodes de dépiégegage ou des dégradations bi-directionnelles.<br />Concernant le lien entre les étapes du procédé et la fiabilité, nous avons étudié l'influence d'une étape d'implantation ionique à haute énergie, qui induit un dégât dans le volume du semi-conducteur détecté électriquement par C(V), mais aussi des courants de fuite similaires au SILC (IILC Implantation Induced Leakage Current). Nous avons mis au point une méthodologie optimisée de détection du Wafer Charging, utilisant des injections très courtes de porteurs chauds (au pic de courant électronique) dans le transistor PMOS. Cette méthode s'est révélée plus sensible et plus révélatrice que les injections pratiquées en régime Fowler-Nordheim ou la simple étude paramétrique pour détecter les défauts latents issus du charging dans les oxydes minces. Enfin, nous avons identifié par DLTS les défauts issus d'une contamination au Fer dans le Silicium (paire Fe-B et Fer interstitiel Fei) et avons observé la re-transformation spontanée du Fei en paire Fe-B en quelques heures.

Des développements technologiques récents concernant les photodiodes à effet avalanche (PDA) ont mené à la conception et la fabrication d'un tout nouveau module de détection de radiation TEP (tomographie d'émission par positrons) destiné à l'imagerie moléculaire préclinique. Il est basé sur une matrice de 8 par 8 scintillateurs LYSO (ortho-silicate de lutétium dopé au cérium, cerium-doped lutetium yttrium orthosilicate ) individuellement couplés aux pixels de deux matrices monolithiques de 4 par 8 PDA. Cette avancée, pouvant amener la résolution spatiale d'un scanner à passer sous la barrière du mm, exige la conception d'un tout nouveau système d'acquisition de données. En effet, il faut adapter le système de lecture individuelle de chacun des pixels du bloc de détection de façon à satisfaire la multiplication par ~8, relativement à une version antérieure (le LabPET[indice supérieur TM] I), de la densité de pixels du futur scanner LabPET[indice supérieur TM] II. Conséquemment, le traitement de signal numérique ne peut être exclusivement embarqué dans les matrices de portes logiques programmable (field-programmable gate array , FPGA) du système d'acquisition, en considérant les aspects monétaires, d'espace occupé et de puissance consommée de l'ensemble du projet LabPET[indice supérieur TM] II. De façon à s'adapter à cette nouvelle réalité, un nouveau circuit intégré à application spécifique (application specific integrated circuit, ASIC) à signaux mixtes avec 64 canaux d'acquisition, fabriqué avec la technologie TSMC CMOS 0,18 [micromètre], a été conçu. L'ASIC utilise la méthode de temps au-dessus d'un seuil (time over threshold , ToT), déjà implantée dans des applications de physique des hautes-énergies, de manière à extraire numériquement l'information relative à un rayonnement interagissant avec la matrice de détection (l'énergie, le temps et le numéro de pixel de l'événement). Dans le cadre de ce projet, une architecture complexe de machines à états-finis, cadencée par une horloge de 100 MHz, a été implantée et elle permet à l'ASIC d'identifier le taux anticipé de 3 000 événements par seconde par canal. Ceci est réalisé en calculant en temps réel le paramètre ToT tout en assurant la calibration adéquate de chacune des chaînes d'acquisition. Le circuit intégré peut caractériser jusqu'à 2 Mévénements/s malgré son unique lien différentiel à bas voltage (low-voltage differential signaling, LVDS) de transfert de données et consomme environ 600 mW. L'ASIC a été développé en suivant un processus de conception de circuits intégrés à signaux mixtes. Il permet notamment de minimiser et de vérifier l'impact des indésirables effets parasites sur la circuiterie analogique et numérique de l'ensemble avant que les dessins de masques ne soient envoyés vers la fonderie pour fabriquer le circuit désiré.

Wireless operation, near-field or far-field, is a core functionality of any mobile or autonomous system. These systems are battery operated or most often utilize energy scavenging as a means of power generation. Limited access to power, expected long and uninterrupted operation, and constrained physical parameters (e.g. weight and size), which limit overall power harvesting capabilities, are factors that outline the importance for innovative low-power approaches and designs in advanced low-power wireless applications. Low-power approaches become especially important for the wireless transceiver, the block in charge of wireless/remote functionality of the system, as this block is usually the most power hungry component in an integrated system-on-chip (SoC). Three such advanced applications with stringent power requirements are examined including space-based exploratory remote sensing probes and their associated radiation effects, millimeter-wave phased-array radar for high-altitude tactical and geological imaging, and implantable biomedical devices (IMDs), leading to the proposal and implementation of low-power wireless solutions for these applications in SiGe BiCMOS and CMOS and platforms.

The objective of this research is to develop and design front-end analog circuits for Capacitive Micromachined Ultrasound Transducers (CMUTs) and optical grating MEMS microphone. This work is motivated by the fact that with micro-scaling, MEMS sense capacitance gets smaller in a CMUT array element for intravascular ultrasound imaging, which has dimensions of 70um x 70um and sub pico-farad capacitance. Smaller sensors lead to a lower active-to-parasitic ratio and thus, degrads sensitivity. Area and power requirements are also very stringent, such as the case of intravascular catheter implementations with CMOS-First CMUT fabrication approach. In this implementation, capacitive feedback charge amplifier is an alternative approach to resistive feedback amplifiers. Capacitive feedback charge amplifier provides high sensitivity, small area, low distortion and saving power. This approach of charge amplifiers is also suitable in capacitive microphones where it provides low power and high sensitivity. Another approach to overcome capacitive detection challenges is to implement optical detection. In the case of biomimetic microphone structure, optical detection overcomes capacitive detection's thermal noise issues. Also with micro-scaling, optical detection overcomes the increased parasitics without any sensitivity degradation, unlike capacitive detection. For hearing aids, along with sensitivity, battery life is another challenge. We propose the use of 1-bit front-end sigma-delta ADC for overall improved hearing aid power efficiency. Front-end interface based on envelope detection and synchronous detection schemes have also been designed. These interface circuits consume currents in microampere range from a 1.5V battery. Circuit techniques are used for maximizing linear range and signal handling with low supplies. The entire front end signal processing with Vertical Cavity Surface Emitting Laser (VCSEL) drivers, photodiodes, filters and detectors is implemented on a single chip in 0.35um CMOS process.