Cette thèse est une contribution aux développements de HEMTS AlGaN/GaN sur substrat de silicium pour des applications basses fréquences sous fortes tensions (typiquement 600V) comme les commutateurs pour la domotique ou les circuits de puissance des véhicules électriques. Elle a été menée en collaboration étroite avec Picogiga International qui a réalisé toutes les épitaxies. Elle est composée de trois parties : développement d'une technologie de fabrication, étude des courants de fuite, amélioration du pouvoir isolant de la barrière et recherche d'un comportement “normally off”. La réalisation de contacts ohmiques peu résistifs est l’étape cruciale de la fabrication des HEMTs AlGaN/GaN de puissance. Une optimisation de l'empilement des métaux utilisés, de la température et du temps de recuit ainsi que la recherche d'un compromis sur la distance métallisation – gaz d'électrons, nous a permis de réaliser des contacts ohmiques proches de l'état de l'art (0,5 Ohm.mm). L’origine des courants de fuite a été systématiquement étudiée sur cinq types d'épitaxies différentes. La distance grille – drain et les courants de fuites ont été identifiés comme étant les deux facteurs limitant la tension de claquage. Selon la structure, les courants de fuite ont lieu soit à travers la grille (~e-8 A/mm à 210V), soit en parallèle au canal (e-5 A/mm). Dans les deux cas, ces courants sont comparables aux courants de fuite au travers du tampon (i.e. courants mesurés entre deux mésas). Ces courants de fuite, ont été attribués aux couches de transition nécessaires à l'adaptation de l'épitaxie des couches de nitrure sur le substrat de silicium. La réalisation de HEMT AlGaN/GaN sur silicium pour les applications à haute tension passera donc par une amélioration de ces couches tampons.Nous avons démontré qu'il est possible d'améliorer l'isolation de la barrière en AlGaN grâce à une hydrogénation du matériau. En effet un traitement de surface des transistors par un plasma hydrogène permet, par diffusion, d'y incorporer de l'hydrogène qui passive les dislocations traversantes. Après traitement, les courants de fuite de grille sont réduits et la tension de claquage est repoussée à 400V avec des courants de fuite de l'ordre de e-6 A/mm. Dans ces conditions, le claquage a alors lieu en surface de l'échantillon, il n'est plus limité que par la distance grille-drain. Ce résultat ouvre la voie à la réalisation de HEMT à forte tension de claquage (V~600V).L’effet du plasma fluoré SF6 sur les caractéristiques électriques des HEMT (AlN/GaN)/GaN (la barrière est en super-réseaux AlN/GaN) a été étudié pour la première fois dans cette thèse. Les ions fluor incorporés dans cette barrière agissent comme des donneurs qui font augmenter la densité du gaz bi-dimensionnel d'électrons et décaler la tension de pincement vers les tensions négatives. Cet effet est à l'opposé de celui observé dans les HEMT à barrière en AlGaN. Ce résultat élimine la possibilité de réaliser les HEMT (AlN/GaN)/GaN “normally off” par un dopage au fluor, une technique simple et efficace qui donne de bons résultats sur les HEMT à barrière AlGaN. D’autre part, il apporte quelques réponses expérimentales aux prévisions théoriques d'utiliser le fluor pour les dopages de type n ou p dans les nitrures d'éléments III. / This thesis is a contribution to the development of AlGaN/GaN HEMTs on silicon substrates for low frequency and applications under high voltages (typically 600V) as switches for home automation or power circuits of electric vehicles. It was conducted in close collaboration with Picogiga who made all epitaxy. It is composed of three parts: development of manufacturing technology, study of leakage currents, improving the insulating barrier and search behavior “normally”.The realization of low resistivity ohmic contacts is the crucial step in the manufacture of AlGaN / GaN HEMTs power. Optimization of the stack of metal used, the temperature and annealing time and the search for a compromise on the distance metallization - electron gas, has allowed us to achieve ohmic contacts around the state s (0.5 Ohm. mm).The origin of the leakage current has been systematically studied in five different kinds epitaxy. The distance gate - drain and leakage currents were both identified as being factors limiting the breakdown voltage. According to the structure, the leakage currents take place either through the grid (~ e-8 A/mm at 210V), or in parallel to the channel (e-5A/mm). In both cases, these currents are comparable to leakage currents through the buffer (ie current measured between two mesas). These leakage currents were attributed to transition layers required for the adaptation of the epitaxial nitride layers on the silicon substrate. Achieving AlGaN HEMT / GaN on silicon for high voltage applications pass through to an improvement in these buffer layers.We have demonstrated that it is possible to improve the insulation of the AlGaN barrier through hydrogenation of the material. In effect a surface treatment by a hydrogen plasma allows, by diffusion, to incorporate hydrogen which passivates the through dislocations. After treatment, the gate leakage current is reduced and the breakdown voltage of 400V is pushed with leakage currents of the order e-6A/mm. Under these conditions, when the breakdown occurs at the surface of the sample, is no longer limited by the gate-drain distance. This result opens the way for the realization of HEMT with high breakdown voltage (V ~ 600V).The effect of plasma fluorinated SF6 on the electrical characteristics of the HEMT (AlN/GaN)/GaN (barrier is AlN/GaN superlattices) was studied for the first time in this thesis. The fluorine ions incorporated in the barrier act as donors that increase the density of the two-dimensional gas of electrons and the shifting to the voltage clamping negative voltages. This effect is opposite to that observed in the HEMT in AlGaN barrier. This result eliminates the possibility of the HEMT (AlN/GaN)/GaN "normally off" by fluorine doping, a simple and effective technique that gives good results on AlGaN HEMT barrier. On the other hand, it brings some experimental answers to theoretical predictions using fluorine doping for n-type or p in III nitrides.

Im Laufe der Verkleinerungen integrierter Schaltungen ergab sich die Notwendigkeit der alternativen dielektrischen Materialen. Hohe Polarisierbarkeiten in diesen dielektrischen Dünnfilmen treten erst in hoch direktionalen kristallinen Phasen auf. Aufgrund der erschwerten Integrierbarkeit von epitaktischen, einkristallinen Oxidfilmen können nur poly-, beziehungsweise nanokristalle Filme eingesetzt werden. Diese sind jedoch mit hohen Leckströmen behaftet. Weil die Information in einer DRAM-Zelle als Ladung in einem Kondensator gespeichert wird ist der Verlust dieser Ladung durch Leckströme die Ursache für Informationsverluste. Die Frequenz der notwendigen Auffrischungszyklen einer DRAM-Zelle wird direkt durch die Leckströme bestimmt. Voraussetzungen für die Entwicklung neuer dielektrischer Materialien ist das Verständnis der zugrunde liegenden Ladungsträgertransportmechanismen und ein Verständnis der strukturellen Schichteigenschaften, welche zu diesen Leckströmen führen. Conductive atomic force Microscopy ist ein Rastersondenmethode mit der strukturelle Eigenschaften mit lokaler elektrischer Leitfähigkeit korreliert wird. Mit dieser Methode wurde in einer vergleichenden Studie die räumlichen Leckstromverteilungen untersucht. Und es wurde gezeigt, dass es genügt eine nicht geschlossene Zwischenschicht Aluminiumoxid in eine Zirkoniumdioxidschicht zu integrieren um die Leckströme signifikant zu reduzieren während eine ausreichend hohe Kapazität erhalten bleibt. Darüberhinaus wurde ein CAFM modifiziert und benutzt um das Schaltverhalten eines Siliziumnanodrahtschottkybarrierenfeleffektransistor in Abhängigkeit der Spitzenposition zu untersuchen. Es konnte experimentell bestätigt werden das die Schottkybarrieren den Ladungstransport in diesen Bauteilen kontrollieren. Darüber hinaus wurde ein proof-of-concept für eine umprogrammierbaren nichtflüchtigen Speicher, der auf Ladungsakkumulation und der resultierenden Bandverbiegung an den Schottkybarrieren basiert, gezeigt. / In the course of the ongoing downscaling of integrated circuits the need for alternative dielectric materials has arisen. The polarizability of these dielectric thin-films is highest in highly directional crystalline phases. Since epitaxial single crystalline oxide films are very difficult to integrate into the complex DRAM fabrication process, poly- or nanocrystalline thin-films must be used. However these films are prone to very high leakage currents. Since the information is stored as charge on a capacitor in the DRAM cell, the loss of this charge through leakage currents is the origin of information loss. The rate of the necessary refresh cycles is directly determined by these leakage currents. A fundamental understanding of the underlying charge carrier transport mechanisms and an understanding of the structural film properties leading to such leakage currents are essential to the development of new, dielectric thin-film materials. Conductive Atomic Force Microscopy (CAFM) is a scanning probe based technique which correlates structural film properties with local electrical conductivity. This method was used to examine the spatial distribution of leakage currents in a comparative study. I was shown that it is sufficient to include an unclosed interlayer of Aluminium oxide into a Zirconium dioxide film to significantly reduce leakage currents while maintaining a sufficiently high capacitance. Moreover, a CAFM was modified and used to examine the switching behavior of a silicon nanowire Schottky barrier field effect transistors in dependence of the probe position. It was proven experimentally that Schottky barriers control the charge carrier transport in these devices. In addition, a proof of concept for a reprogrammable nonvolatile memory device based on charge accumulation and band bending at the Schottky barriers was shown.

Aujourd'hui, nos appareils électroniques sont de plus en plus densément composés de composants nanoélectroniques. En conséquence, la dissipation de chaleur produite dans ces circuits augmente également énormément, provoquant une déperdition d’énergie considérable, en pure perte. Les effets thermoélectriques entrent en jeu ici car ils permettent d'utiliser cette chaleur perdue pour produire un travail utile. Par conséquent, l’étude du transport thermique et de l’effet thermoélectrique dans les nanostructures revêt une importance significative du point de vue scientifique et technologique.Dans cette thèse, nous présentons nos études expérimentales du transport thermique et thermoélectrique dans différents types de dispositifs à un seul électron, où le flux électronique peut être contrôlé au niveau de l'électron unique.Tout d’abord, nous montrons la mesure du transport de chaleur contrôlé par la grille dans un transistor à un seul électron (SET), agissant comme un commutateur thermique entre deux réservoirs. Nous déterminons la conductance thermique à l’aide d’un bilan thermique en régime permanent prenant en compte les différents chemins du flux de chaleur. La comparaison de la conductance thermique du SET avec sa conductance électrique indique une forte violation de la loi de Wiedemann-Franz.Deuxièmement, nous étendons l’étude du transport thermique dans les dispositifs à un seul électron dans le régime de boîte quantique, où, outre les interactions de Coulomb, il faut également prendre en compte les différents niveaux électroniques discrets. Nous discutons du bilan thermique entre deux réservoirs de chaleur couplés par un seul niveau de point quantique, et de la dissipation des électrons tunnel dans les contacts. Cela produit des formes de diamant de Coulomb dans la carte de température électronique de la source, en fonction de la polarisation et de la tension de grille.Enfin, nous présentons la mesure du transport thermoélectrique dans une jonction à boîte quantique unique, du régime de couplage faible au régime de couplage fort Kondo. Nos expériences introduisent une nouvelle façon de mesurer le pouvoir thermoélectrique en réalisant une condition de circuit ouvert quasi-parfaite. Le pouvoir thermoélectrique dans une boîte faiblement couplée montre le comportement e-périodique avec la charge induite par la grille, alors qu’il montre une période distincte de 2e en présence de corrélation Kondo. L’étude de la dépendance thermique révèle que la résonance de Kondo n’est pas toujours au niveau de Fermi, mais qu’elle peut être légèrement décalée, en accord avec les prédictions théoriques.Cette étude ouvre la porte à l’étude de transistors à une boîte quantique unique dont les propriétés thermodynamiques sont régies par les lois de thermodynamique quantique. / At this age of technologically advanced world, the electronic devices are getting more and more densely packed with micro-electronic elements of nano-scale dimension. As a result the heat dissipation produced in these microelectronic-circuits is also increasing immensely, causing a huge amount of energy loss without any use. The textit{thermoelectric effects} come into play here as one can use this wasted heat to produce some useful work with the help of thermoelectric conversion. In order to achieve such a textit{heat engine} with a reasonably high efficiency, one needs to understand its thermal behavior at the basic level. Therefore, the study of thermal transport and thermoelectric effect in nano-structures has significant importance both from scientific and application point of view.In this thesis we present the experimental studies of thermal and thermoelectric transport in different kinds of single-electron devices, where the electronic flow can be controlled at the single electron level.First, we demonstrate the measurement of gate-controlled heat transport in a Single-Electron Transistor ($SET$), acting as a heat switch between two heat reservoirs. The measurement of temperature of the leads of the $SET$ allows us to determine its thermal conductance with the help of a steady state heat-balance among all possible paths of heat flow. The comparison of thermal conductance of the $SET$ with its electrical conductance indicates a strong violation of the Wiedemann-Franz (WF) law away from the charge degeneracy.Second, we extend the study of thermal transport in single-electron devices to the quantum limit, where in addition to the Coulomb interactions the quantum effects are also need to be taken into account, and therefore the individual discrete electronic levels take part in the transport process. We discuss the heat-balance between two heat reservoirs, coupled through a single Quantum-Dot ($QD$) level, and the dissipation of the tunneling electrons on the leads. This produces Coulomb-diamond shapes in the electronic-temperature map of the `source' lead, as a function of bias and gate voltage.Third, we present the measurement of thermoelectric transport in a single $QD$ junction, starting from the weak coupling regime to the strong coupling-Kondo regime. The experiments introduces a new way of measuring thermovoltage realizing a close to perfect open-circuit condition. The thermopower in a weakly coupled $QD$ shows an expected `$e$' periodic behavior with the gate-induced charge, while it shows a distinct `$2e$' periodic feature in the presence of Kondo spin-correlation. The temperature dependence study of the Kondo-correlated thermopower reveals the fact that the Kondo-resonance is not always pinned to the Fermi level of the leads but it can be slightly off, in agreement with the theoretical predictions.This study opens the door for accessing a single $QD$ junction to operate it as a $QD$-heat engine, where the thermodynamic properties of the device are governed by the laws of textit{quantum thermodynamics}.

La spintronique moléculaire et la photocatalyse sont deux domaines en constante évolution. Le premier s’attache à exploiter la possibilité de coupler deux phénomènes physiques, à savoir le transport d’un flux de porteurs de charges et le spin de l’électron, tandis que le second se concentre sur l’exaltation des propriétés chimiques de transfert d’électrons d’une espèce donnée grâce au phénomène physique d’irradiation lumineuse. Depuis quelques années, les nanotubes de carbone ont suscité un grand intérêt à la fois en tant que composant pour la spintronique moléculaire, en raison de leur grande cohérence de spin, et en tant que support idéal pour la catalyse moléculaire, grâce à leurs exceptionnelles propriétés électroniques de surface. Au cours de ce travail de thèse, nous nous sommes attachés à concevoir des complexes inorganiques possédant des propriétés physiques, (magnétiques ou optiques) et des propriétés chimiques (permettant leur assemblage non-covalent sur des nanotubes de carbone monoparoi) de manière à former des adduits complexes inorganiques-nanotubes aux propriétés exploitables en spintronique moléculaire et en photocatalyse. Les propriétés des complexes synthétisés ont été extensivement caractérisées (Chapitre 2), et les plus prometteurs de ces composés ont été assemblés avec succès sur les nanotubes de carbone (Chapitre 3), comme en attestent les mesures spectroscopiques réalisées. Enfin, les deux domaines d’applications concernés par nos travaux faisant intervenir des phénomènes de transport électronique, des études spécifiques sur des dispositifs électriques de type transistor à effet de champ dont le canal de conduction est constitué de nanotubes de carbone ont été réalisées (Chapitre 4). Celles-ci mettent à chaque fois en évidence l’existence d’une communication électronique entre les complexes inorganique et les nanotubes de carbone sur lesquels ils sont assemblés au sein des dispositifs. Bien qu’au final un couplage entre les propriétés magnétiques des complexes synthétisés et les propriétés de transport des nanotubes n’ait pas pu être mis en évidence, de nombreux phénomènes inattendus et extrêmement intéressants tels que des effets ambipolaires, des transferts de charge ou des ruptures de liaisons ont été observés. Par contre, un fort couplage opto-électronique a pu être obtenu entre un complexe et le flux de porteurs de charge des dispositifs, ce qui s’avère être de très bon augure pour des futures applications en photocatalyse. / Molecular spintronic and photocatalysis are two fields in constant evolution. While the first deals with the coupling of two physical properties, the flux of charge carriers and the spin of the electron, the second is focusing on the enhancement of the electron transfer of chemical species under light irradiation. Recently, there has been an increasing interest in carbon nanotubes as new components for molecular spintronics, since they possess high spin coherence, and as ideal materials for molecular catalysis, for their tremendous electronic surface properties. Our work consisted in conceiving inorganic complexes with both physical (magnetic or optic) and chemical (ability of realizing non covalent assembly on single-walled carbon nanotubes) properties, in order to create new nanotube-complex nanohybrids which could be exploited for molecular spintronics or photocatalysis applications. The properties of the synthesized complexes were extensively characterized (Chapter 2), and the most promising molecules were successfully assembled onto carbon nanotubes, as is proven by the spectroscopic measurement which were performed (Chapter 3). Finally, since both domains of applications we considered involve electronic transportation, specific studies were realized on field effect transistor devices with carbon nanotubes as the conduction channel (Chapter 4). They evidence strong electronic communications between the inorganic complexes and the carbon nanotubes onto which they are assembled in the devices. Even if in the end no coupling was observed between the magnetic properties of the inorganic complexes and the transport ones of the carbon nanotubes, numerous unexpected and very interesting phenomena such as ambipolar behavior, charge transfer effect or bond cleavage were evidenced. As for the optoelectronic coupling which was investigated for photocatalytic applications, a first step was made as the transport of the carbon nanotube field effect transistor devices onto which a complex was assembled shows a strong dependence with the applied light irradiation.

Le développement des technologies de communication et de l’information nécessite des composants semi-conducteurs ultrarapides et à faible niveau de bruit. Les transistors bipolaires à hétérojonction (TBH) sont des dispositifs qui visent des applications à hautes fréquences et qui peuvent satisfaire ces conditions. L’objet de cette thèse est l’étude expérimentale et la modélisation du bruit haute fréquence des TBH Si/SiGe:C (technologie STMicroelectronics) et InP/InGaAs (III-V Lab Alcatel-Thales).Accompagné d’un état de l’art des performances dynamiques des différentes technologies de TBH, le chapitre I rappelle brièvement le fonctionnement et la caractérisation des TBH en régime statique et dynamique. La première partie du chapitre II donne la description des deux types de TBH, avec l’analyse des performances dynamiques et statiques en fonction des variations technologiques de ceux-ci (composition de la base du TBH SiGe:C, réduction des dimensions latérales du TBH InGaAs). Avec l’aide d’une modélisation hydrodynamique, la seconde partie montre l’avantage d’une composition en germanium de 15-25% dans la base du TBH SiGe pour atteindre les meilleurs performances dynamiques. Le chapitre III synthétise des analyses statiques et dynamiques réalisées à basse température permettant de déterminer le poids relatif des temps de transit et des temps de charge dans la limitation des performances des TBH. L’analyse expérimentale et la modélisation analytique du bruit haute fréquence des deux types de TBH sont présentées en chapitre IV. La modélisation permet de mettre en évidence l’influence de la défocalisation du courant, de l’auto-échauffement, de la nature de l’hétérojonction base-émetteur sur le bruit haute fréquence. Une estimation des performances en bruit à basse température des deux types de TBH est obtenues avec les modèles électriques. / In order to fulfil the roadmap for the development of telecommunication and information technologies (TIC), low noise level and very fast semiconductor devices are required. Heterojunction bipolar transistor has demonstrated excellent high frequency performances and becomes a candidate to address TIC roadmap. This work deals with experimental analysis and high frequency noise modelling of Si/SiGe:C HBT (STMicroelectronics tech.) and InP/InGaAs HBT (III-V Lab Alcatel-Thales).Chapter I introduces the basic concepts of HBTs operation and the characterization at high-frequency. This chapter summarizes the high frequency performances of many state-of-the-art HBT technologies. The first part of chapter II describes the two HBT sets, with paying attention on the impact of the base composition (SiGe:C) or the lateral reduction of the device (InGaAs) on static and dynamic performances. Based on TCAD modelling, the second part shows that a 15-25% germanium composition profile in the base is able to reach highest dynamic performances. Chapter III summarizes the static and dynamic results at low temperature, giving a separation of the intrinsic transit times and charging times involved into the performance limitation. Chapter IV presents noise measurements and the derivation of high frequency noise analytical models. These models highlight the impact of the current crowding and the self-heating effects, and the influence of the base-emitter heterojunction on the high frequency noise. According to these models the high frequency noise performances are estimated at low temperature for both HBT technologies.

Cette thèse porte sur l’étude théorique de nouveaux concepts de transistors en graphène par le formalisme des fonctions de Green dans l’hypothèse du transport balistique. Le graphène est un matériau bidimensionnel composé d’atomes de carbone organisés en nid d’abeille. Cette structure confère des propriétés uniques aux porteurs de charge dans le graphène, comme une masse effective nulle et un comportement ultra-relativiste (fermions de Dirac), ce qui conduit à des mobilités extraordinairement élevées. C’est pourquoi des efforts très importants ont été mis en œuvre dans la communauté scientifique pour la réalisation de transistors en graphène. Cependant, en vue de nombreuses applications, le graphène souffre de l’absence d’une bande d’énergie interdite. De plus, dans le cas des transistors conventionnels à base de graphène (GFET), cette absence de bande interdite, combinée avec l’apparition de l’effet tunnel de Klein, a pour effet de dégrader considérablement le rapport I_ON/I_OFF des GFET. L’absence de gap empêche également toute saturation du courant dans la branche N – là où se trouve le maximum de transconductance pour des sources et drain dopés N – et ne permet donc pas de tirer profit des très bonnes performances fréquentielles que le graphène est susceptible d’offrir grâce aux très hautes mobilités de ses porteurs. Cependant, de précédents travaux théorique et expérimentaux ont montré que la réalisation d’un super-réseau d’anti-dots dans la feuille de graphène – appelée Graphene NanoMesh (GNM) – permettait d’ouvrir une bande interdite dans le graphène. On s’est donc d’abord proposé d’étudier l’apport de l’introduction de ce type de structure pour former canal des transistors – appelés GNMFET – par rapport aux GFET « conventionnels ». La comparaison des résultats obtenus pour un GNM-FET avec un GFET de mêmes dimensions permettent d’affirmer que l’on peut améliorer le rapport I_ON/I_OFF de 3 ordres de grandeurs pour une taille et une périodicité adéquate des trous. Bien que l’introduction d’un réseau de trous réduise légèrement la fréquence de coupure intrinsèque f_T, il est remarquable de constater que la bonne saturation du courant dans la branche N, qui résulte de la présence de la bande interdite dans le GNM, conduit à une fréquence maximale d’oscillation f_max bien supérieure dans le GNM-FET. Le gain en tension dans ce dernier est aussi amélioré d’un ordre de grandeur de grandeur par rapport au GFET conventionnel. Bien que les résultats sur le GNM-FET soient très encourageants, l’introduction d’une bande interdite dans la feuille de graphène induit inévitablement une masse effective non nulle pour les porteurs, et donc une vitesse de groupe plus faible que dans le graphène intrinsèque. C’est pourquoi, en complément de ce travail, nous avons exploré la possibilité de moduler le courant dans un GFET sans ouvrir de bande interdite dans le graphène. La solution que nous avons proposée consiste à utiliser une grille triangulaire à la place d’une grille rectangulaire. Cette solution exploite les propriétés du type "optique géométrique" des fermions de Dirac dans le graphène, qui sont inhérentes à leur nature « Chirale », pour moduler l’effet tunnel de Klein dans le transistor et bloquer plus efficacement le passage des porteurs dans la branche P quand le dopage des sources et drains sont de type N. C’est pourquoi nous avons choisi d’appeler ce transistor le « Klein Tunneling FET » (KTFET). Nous avons pu montrer que cette géométrie permettrait d’obtenir un courant I_off plus faible que ce qui est obtenu d’habitude, pour la même surface de grille, pour les GFET conventionnels. Cela offre la perspective d’une nouvelle approche de conception de dispositifs permettant d’exploiter pleinement le caractère de fermions de Dirac des porteurs de charges dans le graphène. / This thesis is a theoretical study of new concepts of graphene-based transistors using non equilibrium Green’s function formalism in the ballistic limit. Graphene is a two-dimensional material made of a honeycomb arrangement of carbon atoms. This crystallographic structure allows electrons to behave like ultra-relativistic particles, namely massless Dirac fermions. This yields extraordinary high mobility for charge carriers in this material and a huge potential for high frequency applications. Consequently, strong efforts have been made in the scientific community towards the implementation of this material as a channel for field effect transistors. Unfortunately, graphene suffers from the lack of an energy band gap, and the Klein tunneling effect that takes place in Graphene Field Effect Transistor’s (GFET) channel makes it impossible to back-scatter completely the carriers even for high potential barriers. This degrades considerably the I_ON/I_OFF ratio obtained in GFETs. Additionally, the absence of a band gap makes it impossible to obtain current saturation in the N branch, where the maximum of transconductance is reached for n-doped source and drain regions, preventing to take full advantage from the huge potential for high frequency application of graphene. Fortunately, it has been demonstrated in both theoretical and experimental works that Graphene NanoMesh (GNM), a structure obtained after punching an anti-dot super-lattice in the graphene sheet, can open a band gap for charge carriers. This has motivated our study of a field effect transistor where the GNM is used as a channel (GNMFET) and to compare its performance with the conventional GFET. Our study showed that the use of this type of transistors can improve the I_ON/I_OFF ratio up to 3 orders of magnitude when the GNM is carefully chosen. Though the introduction of the anti-dots in the graphene sheet reduces the transit frequency f_T, it is remarkable that the good saturation that occurs in the N branch, as a result of the band gap opening, yields a much higher maximum oscillation frequency f_max in the GNMFET. The voltage gain is also improved by an order of magnitude compared to its GFET counterpart. Though the performance of the GNMFET is very encouraging, the band gap opening in the GNM confers a finite effective mass to the carriers in graphene, resulting in lower group velocity compared to the case of pristine graphene. This is why we explored a new solution that avoids the band gap opening to modulate the current in graphene-based transistors. We proposed the use of a triangular gate of the transistor. The operation of this transistor relies on optics-like behavior of Dirac fermions that emerges from their “chiral” properties, giving the possibility to modulate the Klein tunneling. We called this transistor the “Klein Tunneling Field Effect Transistor” (KTFET), and we showed that that this prismatic gate shape enables the KTFET to have an “OFF” current I_OFF that is lower than the one that it obtained for the conventional GFET and which is determined by the Dirac point. This study paves the way for a new approach to designing graphene devices which fully exploits the Dirac fermions nature of particles in graphene.

Afin de dépasser la limite d'échelle, il existe une solution innovante qui permet de fabriquer des structures multi-grilles. Ainsi, un NMOSFET composé de trois grilles indépendantes fabriquées dans la technologie CMOS. En dehors de leur forme, géométrique, le transistor multi-grille est similaire à une structure classique. Une multi-grille NMOSFET peut être fabriquée par l'intégration de tranchées de polysilicium. Ces tranchées sont utilisées dans diverses applications telles que les mémoires DRAM, électronique de puissance ou de capteurs d'image. Les capteurs d'image présentent le problème des charges parasites entre les pixels, appelées diaphonie. Les tranchées sont l'une des solutions qui réduisent ce phénomène. Ces tranchées assurent l'isolation électrique sur toute la matrice des pixels. Nous avons étudié ses caractéristiques en utilisant des mesures I-V, méthode du split C-V et de pompage de charge à deux et à trois niveaux. Son multi-seuil caractéristique a été vérifié. Nous n'avons observé aucune dégradation significative de ces caractéristiques grâce à l'intégration des tranchées. La structure a été simulée par la méthode des éléments finis en 3D via le logiciel TCAD. Ses caractéristiques électriques ont été simulées et confrontées avec les résultats obtenus à partir de mesures électriques. La tension de seuil et la longueur de canal effective ont été extraites. Sa mobilité effective et les pièges de l'interface Si/SiO2 ont également été simulés ou calculés. En raison des performances électriques satisfaisantes et d'un bon rendement, nous avons remarqué que ce dispositif est une solution adéquate pour les applications analogiques grâce aux niveaux de tension multi-seuil / One of the recent solutions to overcome the scaling limit issue are multi-gate structures. One cost-effective approach is a three-independent-gate NMOSFET fabricated in a standard bulk CMOS process. Apart from their shape, which takes advantage of the three-dimensional space, multi gate transistors are similar to the conventional one. A multi-gate NMOSFET in bulk CMOS process can be fabricated by integration of polysilicon-filled trenches. This trenches are variety of the applications for instance in DRAM memories, power electronics and in image sensors. The image sensors suffer from the parasitic charges between the pixels, called crosstalk. The polysilicon - filled trenches are one of the solution to reduce this phenomenon. These trenches ensure the electrical insulation on the whole matrix pixels. We have investigated its characteristics using l-V measurements, C-V split method and both two- and three-level charge pumping techniques. Tts tunable-threshold and multi-threshold features were verified. Tts surface- channel low-field electron mobility and the Si/SiO2 interface traps were also evaluated. We observed no significant degradation of these characteristics due to integration of polysilicon-filled trenches in the CMOS process. The structure has been simulated by using 3D TCAD tool. Tts electrical characteristics has been evaluated and compared with results obtained from electrical measurements. The threshold voltage and the effective channel length were extracted. Tts surface-channel low-field electron mobility and the Si/SiO2 interface traps were also evaluated. Owing to the good electrical performances and cost-effective production, we noticed that this device is a good aspirant for analog applications thanks to the multi-threshold voltages

Les capteurs d'images CMOS ont connu au cours des six dernières années une réduction de la taille des pixels d'un facteur quatre. Néanmoins, cette miniaturisation se heurte à la diminution rapide du signal maximal de chaque pixel et à l'échange parasite entre pixels (diaphotie). C'est dans ce contexte qu'a été développé le Pixel à Tranchées Profondes Capacitives et Grille de Transfert verticale (pixel CDTI+VTG). Basé sur la structure d'un pixel « 4T », il intègre une isolation électrique par tranchées, une photodiode profonde plus volumineuse et une grille verticale permettant le stockage profond et le transfert des électrons. Des procédés de fabrication permettant cette intégration spécifique ont tout d'abord été développés. Parallèlement, une étude détaillée des transistors du pixel, également isolés par CDTI a été menée. Ces tranchées capacitives d'isolation actionnées en tant que grilles supplémentaires ouvrent de nombreuses applications pour un transistor multi-grille compatible avec un substrat massif. Un démonstrateur de 3MPixels intégrant des pixels d'une taille de 1.75*1.75 μm² a été réalisé dans une technologie CMOS 120 nm. Les performances de ce capteur ont pu être déterminées, en particulier en fonction de la tension appliquée aux CDTI. Un bas niveau de courant d'obscurité a tout particulièrement été obtenu grâce à la polarisation électrostatique des tranchées d'isolation / CMOS image sensors showed in the last few years a dramatic reduction of pixel pitch. However pitch shrinking is increasingly facing crosstalk and reduction of pixel signal, and new architectures are now needed to overcome those limitations. Our pixel with Capacitive Deep Trench Isolation and Vertical Transfer Gate (CDTI+VTG) has been developed in this context. Innovative integration of polysilicon-filled deep trenches allows high-quality pixel isolation, vertically extended photodiode and deep vertical transfer ability. First, specific process steps have been developed. In parallel, a thorough study of pixel MOS transistors has been carried out. We showed that capacitive trenches can be also operated as extra lateral gates, which opens promising applications for a multi-gate transistor compatible with CMOS-bulk technology. Finally, a 3MPixel demonstrator integrating 1.75*1.75 μm² pixels has been realized in a CMOS 120 nm technology. Pixel performances could be measured and exploited. In particular, a low dark current level could be obtained thanks to electrostatic effect of capacitive isolation trenches

Les progrès rapides de la microélectronique sont liées à la miniaturisation du transistor MOS. Pour limiter les courants de fuite, SiO2 a déjà été remplacé par HfO2.mais de nouveaux diélectriques de grande constante diélectrique (high-k) devront être intégrés pour poursuivre cette progression. Le microscope à force atomique (AFM) en mode Conductive-AFM (C-AFM) est aujourd'hui un outil incontournable pour la caractérisation électrique des diélectriques en couche mince à l'échelle nanométrique. Dans nos travaux, nous avons cherché à étudier les limites du C-AM. Le C-AFM consiste à utiliser une pointe AFM comme électrode supérieure afin de faire des mesures de type I(V) ou des cartographies de courant. Nous avons cherché à identifier le phénomène qui conduit à la dégradation de la couche diélectrique par l'application d'une tension de pointe positive, matérialisée par la déformation de la surface. Nous avons montré qu'il s'agissait d'un effet thermique due à la forte densité de courant, ne s'apparentant pas à la DBIE observée sur dispositif, et pouvant aller jusqu'à la détérioration du substrat à l'interface. Ce phénomène, sans en être la conséquence, est largement favorisé par la présence d'eau. Ceci confirme qu'il est préférable de réaliser les caractérisations électriques sous ultra-vide malgré les contraintes expérimentales. Les études du diélectriques sont ainsi compromises puisque le mode de dégradation est en partie propre à la technique AFM et ne permet pas aisément d'extrapoler le comportement du matériau intégré dans un dispositif. De plus, l'étude statistique la dégradation de la couche (Weibull), couramment utilisée, est affectée par un biais d'interdépendance. De la même façon, la modélisation de la conduction à travers la couche doit être utilisée avec précaution, car la surface du contact électrique pointe-diélectrique demeure un paramètre incertain. La technique de pompage de charges permet de caractériser les pièges à l'interface oxyde/semi- conducteur en les sollicitant par l'application d'une tension de grille périodique. Elle permet d'extraire la densité d'état Dit(E) les sections efficaces de capture (σ(E)), mais ne donne pas d'information sur leur répartition spatiale. Nous avons donc adapté cette technique à la microscopie champ proche, la pointe AFM conductrice faisant office de grille. Sur des transistors dépourvus de grille spécialement préparés pour l’occasion, nous avons pu montrer la faisabilité de la technique, en accord satisfaisant avec les mesures macroscopiques. Nous mesurons un signal que nous associons à un courant pompé. Cependant, le signal est déformé comparativement aux mesures macroscopiques. Un modèle physique reste à développer puisque dans notre cas, les charges minoritaires doivent traverser depuis la source et le drain un espace non polarisé par la grille. Par la suite, un dispositif de cartographie des défauts d'interface, éventuellement résolue en énergie, pourra être développé. / The rapid progress of the microelectronic is obtained by the strong reduction of the dimensions of the MOS transistor. In order to reduce the leakage currents SiO2 is nox replaced by HfO2, but new dielectrics with a high permittivity (high-k) will have to be integrated in the future so that the progession continues. The atomic force microscope (AFM) in Conductive-AFM (C-AFM) mode is an ideal tools for the electrical characterization of thin oxide films at the nanometric scale. In our work, we have tried to study the limits of the C-AFM. C-AFM consists in using an AFM tip as a top electrode in order to perform Intensity-Current (I-V) curves or mapping the current. We have tried and identify the phenomenon which lead to the degradation of the dielectric layer during the application of the positive voltage bias on the tip, which results in a deformation of the surface under study. We have shown that it is a thermal effect due to a large density of current, which is different from dielectric induced breakdown epitaxy (DBIE) observed on the devices, and which may even lead to the degradation of the susbstrate at the interface. This phenomon is favored by the presence of water on the surface although it is not its consequence. This confirms that such electrical measurements should be performed in ultra-high vacuum in spite of the consequences in terms of complexity of the measurement setup. As a consequence, the study of the dielectric material are questionned since the degradation process is partly due to the AFM technique itself and does not allow to extrapolate easily the behaviour of the integrated device. Moreover, the statistical study of the degradation of the layer (Weibull), commonly used, is affected by a bias (measurements are interdependent). In the same way, the modeling of the conduction through the layer must be questionned because the surface of the electrical contact between the tip and the dielectric layer remains a very variable parameter. The charge pumping technique, which consists in caracterizing the traps at the semiconductor / dielectric interface by filling/emptying them with the application of an alternating gate voltage. It allows to extract the states density (Dit(E) and the capture cross section (σ(E)) but does not provide any information about their repartition on the interface. So, we have adapted this technique to the scanning probe microscopy with the conducting AFM probe as a gate. Using gate-less transistors fabricated in the frame of this work, we have demonstrated the feasability of this technique with a satisfying agreement with macroscopic measurements. We are able to measure a signal that can be related to charge pumping. However, the signal is distorted compared to macroscopic measurements. Modeling is needed because in our case, minority carriers must travel from source to drain via a non polarised area. As a perspective, an energetically resolved method to map the interfacial defects might be developed.

L'introduction du transistor à un électron (SET) a secoué l'industrie des semi-conducteurs, avec des promesses d'efficacité inégalée. Cependant, le coût et la complexité associés à la réalisation d'un fonctionnement stable ont fortement entravé leur adoption. Après être tombé en dehors des grâces de l'industrie, la recherche universitaire a continué à pousser, démontrant des techniques novatrices pour la création de SET. Au cœur de ce problème de stabilité, il y a le besoin de construire de manière contrôlable des nanoislands de moins de 10 nm. Parmi les méthodes disponibles pour cette formation nanoisland, le dépôt de couche atomique (ALD) se distingue comme un processus hautement contrôlable industriellement. La deuxième barrière à l'entrée est la création d'électrodes nanogap, utilisées pour injecter du courant à travers ces nanoislands, pour lesquelles les chercheurs se sont largement appuyés sur des techniques de fabrication non évolutives comme la lithographie par faisceau d'électrons et le faisceau ionique focalisé. La technique d'évaporation de bord d'ombre surmonte les problèmes de complexité et d'échelle de la fabrication de nanogap, ouvrant de nouvelles possibilités. Dans ce travail, ALD sera démontré comme une superbe technique pour la culture de vastes réseaux 3D de nanoparticules de platine sous 2nm encapsulées dans Al2O3. ALD a fourni un moyen de faire croître ces matrices de nanoparticules en un seul processus, sous vide et à basse température. Grâce à l'évaporation du bord d'ombre, la lithographie UV a ensuite été utilisée pour former des électrodes nanogap avec des largeurs latérales élevées (100μm), avec des écarts démontrés au-dessous de 7 nm. La combinaison de ces techniques aboutit à un procédé de fabrication à haut rendement et à faible besoin pour la construction de SET complets. A partir des transistors résultants, de fines lamelles ont été préparées à l'aide de FIB et des modèles 3D ont été reconstruits par tomographie TEM pour analyse. La caractérisation électrique a été effectuée jusqu'à 77K, avec une modélisation révélant le transport de Poole-Frenkel en parallèle à un éventuel cotunneling. Des blocus de Coulomb stables, la signature des SET, ont été observés avec une périodicité régulière et étaient identifiables jusqu'à 170K. L'optimisation de ce processus pourrait produire des SETs de surface élevée capables de fonctionner de manière stable à température ambiante. / The introduction of the single electron transistor (SET) shook the semiconductor industry, with promises of unrivaled efficiency. However, the cost and complexity associated with achieving stable operation have heavily hindered their adoption. Having fallen out of the graces of industry, academic research has continued to push, demonstrating novel techniques for SET creation. At the core of this stability issue is a need to controllably build nanoislands smaller than 10nm. Among the methods available for this nanoisland formation, atomic layer deposition (ALD) sets itself apart as an industrially scalable, highly controllable process. The second barrier to entry is the creation of nanogap electrodes, used to inject current through these nanoislands, for which researchers have leaned heavily on non-scalable fabrication techniques such as electron beam lithography and focused ion beam. The shadow edge evaporation technique overcomes the complexity and scaling issues of nanogap fabrication, opening new possibilities. In this work, ALD will be demonstrated as a superb technique for growing vast 3D arrays of sub 2nm platinum nanoparticles encapsulated in Al2O3. ALD provided a means of growing these nanoparticle matrices in a single process, under vacuum, and at low temperatures. Through shadow edge evaporation, UV lithography was then utilized to form nanogap electrodes with high lateral widths (100µm), with gaps demonstrated below 7nm. The combination of these techniques results in a high yield, low requirement fabrication process for building full SETs. From the resulting transistors, thin lamellas were prepared using FIB and 3D models were reconstructed via TEM tomography for analysis. Electrical characterization was performed down to 77K, with modeling revealing Poole-Frenkel transport alongside possible cotunneling. Stable Coulomb blockades, the signature of SETs, were observed with regular periodicity and were identifiable up to 170K. Optimization of this process could yield high surface area SETs capable of stable operation at room temperature.