Silicon carbide (SiC) power switching devices promise to be a major breakthrough for new generation ac three-phase power converters, offering increased junction temperature, low specific on-resistance, fast switching, and low switching loss. These characteristics are desirable for increasing power density, providing faster system dynamics, and improving power quality. At present, the normally-on SiC JFET prototypes available from SiCED are the first SiC power switches close to commercialization. The objective of this work is to characterize the switching behavior of the prototype SiC JFET devices, as well as demonstrate the feasibility of achieving high switching frequency for a 2 kVA three-phase converter. The switching characterization of the 1200 V SiC JFET prototypes is shown for a wide range of operating conditions such as switched voltage, switched current, and junction temperature. The SiC JFET is shown to be a fast-switching, low-loss device offering performance benefits compared to traditional silicon (Si) power devices of similar ratings. Utilizing the SiC JFET, a three-phase ac buck rectifier is then demonstrated with a 150 kHz switching frequency and a rated power of 2 kVA. Additionally, improvements are made to the charge control scheme for the buck rectifier allowing power factor compensation and reduction of input current transients. / Master of Science

This thesis presents the development of a double-side cooled 3.3 kV, 100 A SiC MOSFET phase-leg power module for heavy-duty traction applications. Parasitic extraction and thermal simulations of the module showed a parasitic inductance of 2.89 nH and junction temperature of 108.3 °C at a heat flux of 156 W/cm² under a typical water-cooling condition. Electric field simulations identified high electric field stress at the module's outer surface edges exposed to air, posing a risk for partial discharge. To mitigate this risk, a solution that involves covering the critical point in an epoxy was proposed, analyzed, and validated through partial discharge inception voltage tests. Steps for fabricating the module are presented. Static electrical characterization of the fabricated module showed an average on-resistance of 31 mΩ and an average leakage current of 356 nA at VDS of 3 kV, which are similar to those of the unpackaged devices. The module with a double-side cooling design achieved an exceptional power density of 116.6 kW/cm³, more than twice that of any single-side cooled 3.3 kV SiC module. This makes it highly suitable for next-generation electric transportation systems that require high power density and efficient thermal management, such as electric trucks, railways, and eVTOL aircraft. / Master of Science / This thesis presents the development of a highly efficient and compact power module designed for electric vehicles and other high power applications. By utilizing advanced silicon carbide technology and double-side cooling structure, the module achieves outstanding performance, making it ideal for heavy-duty uses such as electric trucks, railways, and eVTOL aircraft. The module operates at 3.3 kV and 100 A, with low electrical losses and excellent thermal management. Extensive simulations and testing demonstrated that the module significantly reduced unwanted electrical effects and maintained a stable temperature under high power conditions. An epoxy coating was applied to critical areas to prevent electrical discharge, enhancing the module's reliability. The fabrication process incorporated packaging techniques like silver-sintering for attaching the semiconductor chips and other components, resulting in strong and reliable connections. Static tests confirmed that the electrical performance of the packaged power module maintained consistently high efficiency compared with the bare chips. Overall, this double-side cooled power module offers more than twice the power density of traditional designs, paving the way for the development of future electric vehicle traction systems that require high power density and efficient cooling.

Nowadays high power density has become an emerging need for the medium-voltage (MV) high-power converters in applications of power distribution systems in urban areas and transportation carriers like ship, airplane, and so forth. The limited footprint or space resource cost such immensely high price that introducing expensive advanced equipment to save space becomes a cost-effective option. To this end, replacing conventional Si IGBT with the superior SiC MOSFET to elevate the power density of MV modular converters has been defined as the concentration of this research work. As the modular multilevel converter (MMC) is the most typical modular converter for high power applications, the research topic is narrowed down to study the SiC MOSFET-based MMC. Fundamentals of the MMC is firstly investigated by introducing a proposed state-space switching model, followed by unveiling all possible operation scenarios of the MMC. The lower-frequency energy fluctuation on passive components of the MMC is interpreted and prior-art approaches to overcome it are presented. By scrutinizing the converter's switching states, a new switching-cycle control (SCC) approach is proposed to balance the capacitor energy within one switching cycle is explored. An open-loop model-predictive method is leveraged to study the behavior of the SCC, and then a hybrid-current-mode (HCM) approach to realize the closed-loop SCC on hardware is proposed and verified in simulation. In order to achieve the hybrid-current-mode SCC (HCM-SCC), a high-performance Rogowski switch-current sensor (RSCS) is proposed and developed. As sensing the switching current is a critical necessity for HCM-SCC, the RSCS is designed to meet all the requirement for the control purposes. A PCB-embedded shielding design is proposed to improve the sensor accuracy under high dv/dt noises caused by the rapid switching transients of SiC MOSFET. The overall system and control validations have been conducted on a high-power MMC prototype. The basic unit of the MMC prototype is a SiC Power Electronics Building Block (PEBB) rated at 1 kV DC bus voltage. Owing to the proposed SCC, the PEBB development has achieved high power density with considerable reduction of passive component size. Finally, experimental results exhibit the excellent performance of the RSCS and the HCM-SCC. / Ph. D. / Electricity is the fastest-growing type of end-use energy consumption in the world, and its generation and usage trends are changing. Hence, the power electronics that control the flow and conversion of electrical energy are an important research area. As a typical example, the modular multilevel converter (MMC) is a popular voltage-source converter for high-voltage dc electric transmission systems (VSC-HVDC). The MMC features in excellent voltage scalability that fits various HVDC transmission projects. Though, the huge passive energy storage components of the MMC remains a hurdle to improve its power density. On the other hand, wide-bandgap (WBG) power semiconductors are enabling power electronics to meet higher power density and efficiency, and have thus begun appearing in commercial products, such as traction and solar inverters. Silicon-carbide metal-oxide-semiconductor field-effect transistor (SiC MOSFET), as one type of WBG devices, is able to switch higher voltages faster and with lower losses than existing semiconductor technologies will drastically reduce the size, weight, and complexity of medium-voltage and high-voltage systems. However, these devices also bring new challenges for designers. The objective of this research work is to develop a new control approach that takes advantage of the merits of the SiC MOSFET to reduce the passive components of the MMC. In order to achieve that, a switching-state model of the MMC, a closed-loop hybrid-current-mode switching-cycle control (HCM-SCC) method, a Rogowski switch-current sensor (RSCS), and a SiC-based power electronics building block (PEBB) have been developed. Analytical and experimental results show that the new control approach is able to reduce the capacitance by 93%, inductance by 74%, and semiconductor losses by 11% at the same time, and thus to improve the power density of the MMC power stage by a factor of 23X.

Trotz der im Vergleich zu Silizium überragenden elektronischen Eigenschaften von Verbindungshalbleitern, ist die Leistung der daraus gefertigten elektrischen Bauelemente aufgrund der vorhandenen, die elektronischen Materialeigenschaften beeinflussenden Defekte nach wie vor begrenzt. Die vorliegende Arbeit trägt dazu bei, das bestehende ökonomische Interesse an einem besseren Verständnis der die Bauelementeleistung limitierenden Defekte zu befriedigen, indem sie die Auswirkungen dieser Defekte auf die elektronischen und optischen Materialeigenschaften von Indiumphosphid (InP) und Siliziumkarbid (SiC) aufzeigt. Zur Klärung der Effekte finden in der Arbeit sich ergänzende elektrische und optische Charakterisierungsmethoden Anwendung, von denen die meisten kontaktlos und zerstörungsfrei arbeiten und sich daher prinzipiell auch für Routineanalysen eignen. Die erzielten Ergebnisse bestätigen und ergänzen Literaturdaten zum Defektinventar in InP und SiC nutzbringend. So wird insbesondere das Potential der elektrischen Charakterisierung mittels MDP und MD-PICTS, welche in der Arbeit erstmals für die Defektcharakterisierung von InP und SiC eingesetzt wurden, nachgewiesen. Die experimentellen Studien werden dabei bedarfsorientiert durch eine theoretische Betrachtung des entsprechenden Signalentstehungsmechanismuses ergänzt. / Although the electronic properties of compound semiconductors exceed those of Silicon, the performance of respective electronic devices still is limited. This is due to the presence of various growth-induced defects in compound semiconductors. In order to satisfy the economic demand of an improved insight into limiting defects this thesis contributes to a better understanding of material inherent defects in commonly used Indium Phosphide (InP) and Silicon Carbide (SiC) by revealing their effects on electronic and optical material properties. On that account various complementary electrical and optical characterization techniques have been applied to both materials. Most of these techniques are non-contacting and non-destructive. So, in principle they are qualified for routine application. Characterization results that are obtained with these techniques are shown to either confirm published results concerning defects in InP and SiC or beneficially complement them. Thus, in particular the potential of electrical characterization by MDP and MD-PICTS measurements is proofed. Both techniques have been applied for the first time for defect characterization of InP and SiC during these studies. The respective experiments are complemented by a theoretical consideration of the corresponding signal development mechanism in order to develop an explanation approach for occasionally occurring experimental imperfection also arising during silicon characterization from time to time.

L’augmentation du nombre d’interfaces dans une matrice céramique permet d’améliorer sa ténacité. L’étude de la structure feuilletée de la nacre a démontré que cette ténacité pouvait être accrue par la présence de pontages entre les couches. Dans la première partie, le modèle de décohésion proposé par Pompidou et al. a été utilisé pour choisir un bicouche dont l’interface est naturellement favorable aux décohésions. Compte tenu du contexte de l’étude, cette analyse a permis de choisir le couple SiC/pyC comme bi-couche de base pour l’étude des interfaces. Par la suite, des matrices multicouches modèles (SiC/pyC)n (SiC, carbure de silicium issu du mélange CH3SiCl3/H2 – pyC, pyrocarbone à partir du propane) ont été élaborées par dépôt chimique en phase vapeur (CVD). Deux voies de pontage ont été abordées. La première met en œuvre une discontinuité entre les couches : les conditions d’élaboration ont été optimisées de façon à contrôler la croissance de couches minces massives et le développement de particules de surface (submicroniques) faisant office de pontage. La deuxième est basée sur un gradient de composition entre les couches de SiC grâce au développement d’une couche de SiC riche en co-dépôt de carbone, une interphase mixte est créée. Le pontage est assuré par la présence simultanée dans les couches à gradient de composition de grains de SiC et d’une phase carbonée. Les propriétés physico-chimiques et structurales des différents éléments des matrices ont été analysées et les différents comportements des fissures dans chacune des matrices ont été observés à la suite d’essais mécaniques. / The improvement of ceramic matrix toughness may be achieved through the presence of interfaces. Moreover, studies on a mother of pearl structure have shown the usefulness of mineral bridges between the layers. On the first part of this work, the Pompidou model was used for the selection of a bi-layered ceramic with an interface which is naturally favorable to crack deflection. SiC/pyC was taken as basic material for the interfaces study. Then, multilayered ceramic matrices (SiC/pyC)n (silicon carbide from CH3SiCl3/H2 mixture – pyC from propane) were fabricated using chemical vapor deposition (CVD). In the study, two bypass ways were proposed. On the one hand, a physical discontinuity exists between the different layers: elaboration parameters were optimized in order to develop both bulk layers and submicronic surface particles, acting as ceramic bypass. On the other hand, composition gradient films were developed between each SiC layers: by realizing carbon rich SiC layers, a mixed interphase was created. The presence of both SiC grains and carbon phases ensures the bypass structure. Physico-chemical and structural properties of multilayered ceramic matrices were analyzed and the crack propagation in each of them was observed following mechanical tests.

Depuis la création de l'Union soviétique jusqu'à sa dissolution, la mer Caspienne appartenait à l'Iran et à l'URSS, qui constituaient ses deux seuls États riverains. Ces derniers avaient convenu de gérer la Caspienne «en commun », selon un régime de condominium, dans deux accords bilatéraux signés en 1921 et 1940. Cependant, après le démembrement de l'Union soviétique en 1991, trois nouveaux États indépendants et riverains de la Caspienne (1'Azerbaïdjan, le Kazakhstan et le Turkménistan) se sont ajoutés à l'équation, et ont exigé une révision du régime juridique conventionnel en vigueur. Ainsi, des négociations multilatérales ont été entamées, lesquelles ont mis en relief plusieurs questions juridiques faisant l'objet d'interprétation divergente: Le régime juridique conventionnel de 1921 et de 1940 (établissant une gestion en commun) est-il toujours valable dans la nouvelle conjoncture? Les nouveaux États riverains successeurs de l'Union soviétique sont-ils tenus de respecter les engagements de l'ex-URSS envers l'Iran quant à la Caspienne? Quel est l'ordre juridique applicable à la mer Caspienne? Serait-ce le droit de la mer (UNCLOS) ou le droit des traités? La notion de rebus sic stantibus - soit le « changement fondamental de circonstances» - aurait-elle pour effet l'annulation des traités de 1921 et de 1940? Les divisions administratives internes effectuées en 1970 par l'URSS pour délimiter la mer sont-elles valides aujourd'hui, en tant que frontières maritimes? Dans la présente recherche, nous prendrons position en faveur de la validité du régime juridique établi par les traités de 1921 et de 1940 et nous soutiendrons la position des États qui revendiquent la transmission des engagements de l'ex-URSS envers l'Iran aux nouveaux États riverains. Pour cela nous effectuerons une étude complète de la situation juridique de la mer Caspienne en droit international et traiterons chacune des questions mentionnées ci-dessus. Le droit des traités, le droit de la succession d'États, la Convention des Nations Unies du droit de la mer de 1982, la doctrine, la jurisprudence de la C.I.J et les positions des États riverains de la Caspienne à l'ONU constituent nos sources pour l'analyse détaillée de cette situation. / From the creation of the Soviet Union to its dissolution, the Caspian Sea belonged to Iran and the USSR, which were its only two littoral States. The Caspian was, during this period, governed by two bilateral agreements signed in 1921 and 1940, in which the two States had agreed to “jointly” manage the Sea. However, after the dissolution of the USSR in 1991 gave birth to three newly independent States (Azerbaijan, Kazakhstan and Turkmenistan) with coast lines along the Caspian Sea, these three new actors demanded with insistence that the existing treaty-based regime be revised. During the course of the ensuing negotiations, several legal questions have been raised: Is the treaty-based legal regime established by the 1921 and 1940 treaties still valid in the new regional configuration? Are the newly independent States, successors to the USSR, obliged to respect the former Union's legal obligations towards Iran? If not, what is the appropriate legal regime applicable to the Caspian? Is it the law of the Sea (as defined mostly in the UNCLOS) or the law of treaties? Considering the new regional configuration, does the concept of rebus sic stantibus - or the fundamental change of circumstances - invalidate the 1921 and 1940 treaties? Will the internal administrative divisions established in 1970 by the former Soviet Union with regards to the Caspian become - de jure - the new international maritime frontiers? In this thesis, we argue in favour of the validity of the legal regime established by the 1921 and 1940 treaties and we support the position of those States which assert the transmissibility of the obligations of the former Union to the newly independent littoral States. In doing so, we will provide a complete analysis of the legal dilemma at hand and suggest appropriate analytical answers to the aforementioned questions. The law of treaties, the law of the succession of States, the 1982 United Nations' Convention of the Law of the Sea (UNCLOS), doctrinal commentaries, case law of the I.C.J, and official U.N documents revealing the positions of each littoral States will be thoroughly conversed in this regard.

Nous étudions l'adsorption de molécules de C60 sur deux reconstructions riches en silicium du 6H-SiC(0001) par IPES, UPS et XPS. Nous mettons en évidence que l'adsorption de C60 sur (3*3) est singulière et définit un nouveau type de liaison entre C60 et substrat : liaison covalente forte avec désorption par recuit à haute température et récupération de la reconstruction de surface. Ces expériences illustrent la complexité de la liaison Si-C60 et permettent une nouvelle mise en perspective.En combinant ARPES à basse énergie de photon et DFT sur une monocouche de ZnPc sur Ag(110), nous prouvons que l'effet de "Umklapp de surface" est effectif pour un réseau de molécules organiques organisé à grande distance. C'est à dire que les conditions de sortie des photoélectrons de volume sont modifiées par la présence du réseau.Nous démontrons aussi que l'HREELS est une technique de choix pour l'étude de l'adsorption d'hydrogène sur graphène, et l'étude de l'interaction d'un plan de graphène sur un substrat, ici le SiC. En effet l'adsorption (réversible) d'atomes d'hydrogène sur du graphène permet à l'HREELS d'être sensible sous le plan de graphène. / We study by IPES, UPS and XPS the adsorption of fullerene on two silicon-rich reconstructions of 6H-SiC(0001). We show that adsorption of C60 on the (3*3) is singular and defines a new bonding type between C60 and a substrate: covalent bond accompanied by the desorption of molecules and the reconstruction's recovery. Our experiments shed a new light on the Si-C60 bounding complexity and provide new insights.By combining low photon energy ARPES and DFT on a monolayer of ZnPc on Ag(110), we provide a direct evidence that the "surface Umklapp'" effect is effective for long-range ordered organic films. Namely, the photoelectrons escape conditions are modified by the bare presence of the molecular lattice.We show that HREELS is a convenient tool to investigate the adsorption of hydrogen on graphene and the interaction of graphene with a substrate, SiC in our study. Indeed, the reversible adsorption of hydrogen on graphene permits the HREELS to gain sensitivity below the graphene layer.

L'utilisation récente d'une voie originale de croissance cristalline basée sur les mécanismes vapeur-liquide-solide (VLS) à partir d'un bain Ge-Si a permis des améliorations importantes de la qualité cristalline des couches minces hétéroépitaxiales de SiC-3C sur substrats sur substrat α-SiC(0001). Ce travail a pour but d'approfondir les connaissances sur cette technique de croissance, d'améliorer le procédé et de déterminer les propriétés du matériau élaboré. La première partie est dédiée à la compréhension et la maîtrise des différents mécanismes impliqués dans la croissance de SiC-3C par VLS. Cela a notamment permis la détermination des paramètres limitant la taille des échantillons et la démonstration des avantages à utiliser des alliages fondus contant 50 at% de Ge au lieu de 75 at%. Une étude de la croissance latérale sur substrats patternés a donné des indications intéressantes pouvant être intégrées dans le modèle d'élimination des macles. L'incorporation intentionnelle et non intentionnelle de dopants de type n et p pendant la croissance VLS a été suivie. Pour le dopage n, nous avons démontré l'existence d'un lien clair entre l'impureté N et la stabilisation du polytype SiC-3C. En outre, nous avons réussi à abaisser le dopage résiduel n des couches en dessous de 1x1017 cm-3. Pour le dopage p, le meilleur élément n'est pas le Ga mais l'Al, même s'il doit être ajouté à un alliage de type Si-Ge pour éviter l'homoépitaxie. Enfin, ces couches ont été caractérisées optiquement et électriquement par différentes techniques. Les mesures C-V et G-V ont permis d'estimer une concentration très faible (7×109 cm-2) de charges fixes dans l'oxyde SiO2 ainsi qu'une densité d'états d'interface aussi basse que 1.2×1010 cm-2eV-1 à 0.63 eV sous la bande de conduction. Ces valeurs record sont une très bonne base pour le développement d'un composant de type MOSFET en SiC-3C / Recently, the use of an original growth approach based on vapour-liquid-solid (VLS) mechanism with Ge-Si melts has led to significant improvement of the crystalline quality of the 3C-SiC thin layers heteroepitaxially grown on α-SiC(0001) substrate. This work tries to deepen the knowledge of such specific growth method, to improve the process and to determine the properties of the grown material. The first part was dedicated to the understanding and mastering of the various mechanisms involved in 3C-SiC growth by VLS mechanism. This led to the determination of the parameters limiting sample size and the demonstration of the benefits of using 50 at% Ge instead of 75 at% Ge melts. A study of lateral enlargement on patterned substrates gave some interesting hints which can be integrated in the model of twin defect elimination. The incorporation of non intentional and intentional n- and p-type dopants during VLS growth was studied. For n-type doping, a clear link between N impurity and 3C polytype stability was demonstrated. Besides, high purity layers with residual n-type doping below 1x1017 cm-3 were achieved. For p-type doping, the best element was shown to be Al and not Ga, even if it has to be alloyed with Ge-Si melts to avoid homoepitaxial growth. Finally, these layers were characterised by several optical and electrical means like Raman spectroscopy, low temperature photoluminescence, deep leveltransient spectroscopy and MOS capacitors measurements. Very low concentrationsof fixed oxide charges estimated about 7×109 cm-2 and interface states densities Dit equal to 1.2×1010 cm-2eV-1at 0.63 eV below the conduction band have been achieved. These record values are a very good base toward 3C-SiC MOSFET

Dans les années 2000, les composants de puissance en carbure de silicium (SiC) font leur apparition sur le marché industriel offrant d'excellentes performances. Elles se traduisent par de meilleurs rendements et des fréquences de découpage plus élevées, entrainant une réduction significative du volume et de la masse des convertisseurs de puissance. Le SiC présente de plus un potentiel important de fonctionnement en haute température (>200°C) et permet donc d'envisager de placer l'électronique dans des environnements très contraints jusqu'alors inaccessibles. Pourtant les parts de marche du SiC restent limitées dans l'industrie vis à vis du manque de retour d'expérience concernant la fiabilité de ces technologies relativement nouvelles. Cette question reste aujourd'hui sans réponse et c'est avec cet objectif qu'a été menée cette étude axée sur le vieillissement et l'analyse des mécanismes de dégradation sur des composants de puissance SiC pour des applications haute température. Les tests de vieillissement ont été réalisés sur des transistors MOSFET SiC car ces composants attirent les industriels grâce à leur simplicité de commande et leur sécurité "normalement bloqué" (Normally-OFF). Néanmoins, la fiabilité de l'oxyde de grille est le paramètre limitant de cette structure. C'est pourquoi l'étude de la dérive de la tension de seuil a été mesurée avec une explication du phénomène d'instabilité du VTH. Les résultats ont montré qu'avec l'amélioration des procédés de fabrication, l'oxyde du MOSFET est robuste même pour des températures élevées (jusqu'à 300°C) atteintes grâce à un packaging approprié. Les durées de vie moyennes ont été extraites grâce à un banc de vieillissement accéléré développé pour cette étude. Des analyses macroscopiques ont été réalisées afin d'observer l'évolution des paramètres électriques en fonction du temps. Des études microscopiques sont conduites dans l'objectif d'associer l'évolution des caractéristiques électriques par rapport aux dégradations physiques internes à la puce. Pour notre véhicule de test, la défaillance se traduit par un emballement du courant de grille en régime statique et par l'apparition de fissures dans le poly-Silicium de la grille. Pour finir, une étude de comparaison avec des nouveaux transistors MOSFET a été réalisée. Ainsi l'analogie entre ces composants s'est portée sur des performances statiques, dynamiques, dérivé de la tension de seuil et sur la durée de vie moyenne dans le test de vieillissement. Le fil rouge de ces travaux de recherche est une analyse des mécanismes de dégradation avec une méthodologie rigoureuse permettant la réalisation d'une étude de fiabilité. Ces travaux peuvent servir de base pour toutes analyses d'anticipation de défaillances avec une estimation de la durée de vie extrapolée aux températures de l'application visée / Since 2000, Silicon Carbide (SiC) power devices have been available on the market offering tremendous performances. This leads to really high efficiency power systems, and allows achieving significative improvements in terms of volume and weight, i.e. a better integration. Moreover, SiC devices could be used at high temperature (>200°C). However, the SiCmarket share is limited by the lack of reliability studies. This problem has yet to be solved and this is the objective of this study : aging and failure mechanisms on power devices for high temperature applications. Aging tests have been realized on SiC MOSFETs. Due to its simple drive requirement and the advantage of safe normally-Off operation, SiCMOSFET is becoming a very promising device. However, the gate oxide remains one of the major weakness of this device. Thus, in this study, the threshold voltage shift has been measured and its instability has been explained. Results demonstrate good lifetime and stable operation regarding the threshold voltage below a 300°C temperature reached using a suitable packaging. Understanding SiC MOSFET reliability issues under realistic switching conditions remains a challenge that requires investigations. A specific aging test has been developed to monitor the electrical parameters of the device. This allows to estimate the health state and predict the remaining lifetime.Moreover, the defects in the failed device have been observed by using FIB and SEM imagery. The gate leakage current appears to reflect the state of health of the component with a runaway just before the failure. This hypothesis has been validated with micrographs showing cracks in the gate. Eventually, a comparative study has been realized with the new generations of SiCMOSFET

Actuellement, le développement de semiconducteurs et la demande croissante de convertisseurs en électronique de puissance dans les différents domaines de l’énergie électrique, notamment pour des applications dans l’aéronautique et les réseaux de transport et de distribution, imposent de nouvelles spécifications comme le fonctionnement à hautes fréquences de commutation, densités de puissance élevées, hautes températures et hauts rendements. Tout ceci contribue au fort développement des composants en SiC (Carbure de Silicium). Cependant, ces composants créent de nouvelles contraintes en Compatibilité Electromagnétique (CEM) à cause des conditions de haute fréquence de commutation et fortes vitesses de commutation (forts di/dt et dv/dt) en comparaison à d’autres composants conventionnels de l'électronique de puissance. Une étude des perturbations générées par les composants SiC est donc nécessaire. L'objectif de ce travail est de donner aux ingénieurs amenés à concevoir des convertisseurs une méthode capable de prédire les niveaux d'émissions conduites générées par un convertisseur électronique de puissance qui intègre des composants en SiC. La nouveauté du travail présenté dans cette thèse est l’intégration de différents modèles de type circuit pour tous les constituants d’un convertisseur (un hacheur série est pris comme exemple). Le modèle est valable pour une gamme de fréquences de 40Hz à 30MHz. Des approches de modélisation des parties passives du convertisseur sont présentées. Ces approches sont différentes selon que les composants modélisés soient disponibles ou à concevoir : elles sont basées sur des mesures pour la charge et les capacités ; elles sont basées sur des simulations prédictives pour routage du convertisseur. Le modèle complet du convertisseur (éléments passifs et actifs) est utilisé en simulation pour prédire les émissions conduites reçues dans le réseau stabilisateur d’impédance de ligne. Le modèle est capable de prédire l'impact de différents paramètres comme le routage, les paramètres de contrôle comme les différents rapports cycliques et les résistances de grille avec des résultats satisfaisants dans les domaines temporels et fréquentiels. Les résultats obtenus montrent que le modèle peut prédire les perturbations en mode conduit pour les différents cas jusqu'à une fréquence de 15MHz. Finalement, une étude paramétrique du convertisseur a été élaborée. Cette étude a permis de voir l’influence de la qualité des différents modèles comme les éléments parasites du routage, des composants passifs et actifs et d'identifier les éléments qui ont besoin d’un modèle précis pour avoir des résultats valides dans la prédiction des perturbations conduites. / The recent technological progress of semiconductors and increasing demand for power electronic converters in the different domains of electric energy particularly for applications in aeronautics and networks of transport and distribution impose new specifications such as high frequencies, high voltages, high temperatures and high current densities. All of this contributes in the strong development of SiC (Silicon Carbide) components. However these components create new issues in Electromagnetic Compatibility (EMC) because of the conditions of high frequency switching and high commutation speeds (high di/dt and dv/dt) compared to other conventional components in power electronics. A precise study of the emissions generated by SiC components is therefore necessary. The aim of this work is to give a method able to predict levels of conducted emissions generated by a power electronics converter with SiC components to engineers which design power converters. The novelty of the work presented in this thesis is the integration of different modeling approaches to form a circuit model of a SiC-based converter (a buck dc–dc converter is considered as an example). The modeling approach is validated in the frequency range from 40Hz to 30MHz. Modeling approaches of the passive parts of the converter are presented. Theses approaches differs according to whether the component is existing or to be designed : they are based on measurements for the load and capacitors; they are based on numerical computation and analytical formulations for PCB. The complete model obtained (passive and active components) is used in simulations to predict the conducted emissions received by the line impedance stabilization network. The model is able to predict the impact of various parameters such as PCB routing, the control parameters like duty cycles and different gate resistors in the time and frequency domains. A good agreement is obtained in all cases up to a frequency of 15MHz. Finally, a parametric study of the converter has been elaborated. This study allowed to see the influence of different models such as parasitic elements of the PCB, passive and active components and to identify the elements that need a precise model to obtain valid results in the prediction of conducted EMI.