Les dispositifs à récupération d'énergie nécessitent des convertisseurs réversibles en courant dont le circuit de commande est complexe et encombrant. Les interrupteurs auto-commutés sont une solution pour simplifier les topologies de ces convertisseurs car leurs commutations ne nécessitent ni alimentation auxiliaire, ni circuit de commande et capteur externes. Le travail mené consiste à développer, par le biais de l'intégration fonctionnelle, un interrupteur monolithique réversible en courant à auto-commutation : un thyristor dual auto-blocable. Pour réaliser cette fonction, deux architectures sont proposées : une basée sur un thyristor-MOS et une basée sur un IGBT. Les deux solutions sont étudiées à l'aide de la simulation 2D puis réalisées technologiquement. Les tests électriques des composants montrent que la première solution, intéressante d'un point de vue intégration monolithique, présente un comportement électrique très sensible aux paramètres technologiques. La deuxième solution est plus difficilement intégrable, mais son fonctionnement s'avère beaucoup moins délicat.

Les innovations actuelles en électronique allient à la fois des critères de coût, de performance et de taille. Or à l'ère du tout numérique, les technologies CMOS sont confrontées à la stagnation de leurs performances électriques. Parallèlement, les systèmes hétérogènes multifonctions s'orientent vers une complexification extrême de leurs architectures, augmentant leur coût de conception. Les problématiques de performance électrique et d'hétérogénéité convergent vers un objectif commun. Une solution industriellement viable pour atteindre cet objectif d'architecture ultime est l'intégration tridimensionnelle de circuits intégrés. En empilant verticalement des circuits classiques aux fonctionnalités diverses, cette architecture ouvre la voie à des systèmes multifonctions miniaturisés dont les performances électriques sont meilleures que l'existant. Néanmoins, les technologies CMOS ne sont pas conçues pour être intégrées dans une architecture 3D. Cette thèse de doctorat s'intéresse à évaluer toute forme d'impact engendré par les technologies d'intégration 3D sur les performances électriques des composants CMOS. Ces impacts sont classifiés en deux familles d'origine thermomécanique et électrique. Une étude exploratoire réalisée par modélisation TCAD a permis de montrer l'existence d'un couplage électrique par le substrat provoqué par les structures d'intégration 3D dont l'influence s'avère non négligeable pour les technologies CMOS. La seconde partie de l'étude porte sur la mise en œuvre et le test de circuits conçus pour quantifier ces phénomènes d'interaction thermomécanique et électrique, et leur impact sur les performances de transistors et d'oscillateurs en anneau.

La réduction des dimensions des transistors MOS, brique de base des circuits intégrés, ne permet plus d'augmenter efficacement leurs performances. Une des solutions envisagées actuellement consiste à remplacer le silicium par d'autres semi-conducteurs à haute mobilité (Ge, III-V) comme matériau de canal.<br />A partir de modèles analytiques originaux, calibrés sur des simulations avancées (quantique, Monte Carlo), cette thèse démontre que, à des dimensions nanométriques, les performances attendues de ces nouvelles technologies sont en fait inférieures à celles des composants silicium conventionnels. En effet, les phénomènes quantiques (confinement, fuites tunnel) pénaliseraient davantage les dispositifs à matériaux de canal alternatifs.

Le travail rapporté dans ce mémoire concerne la caractérisation électrique de nanocristaux de germanium (nc-Ge) élaborés par démouillage sur une couche de dioxyde de silicium. L'étude est réalisée sous deux formes : <br />En premier lieu, des mesures courant – tension (I-V) et capacité (haute fréquence ; 1 MHz) – tension (C-V) ont été effectuées pour caractériser des nanocristaux recouverts par du silicium amorphe. Les résultats ont montré l'apparition du blocage de Coulomb à température ambiante dans des nc-Ge ayant le plus petit (~3.5 nm) diamètre. Les mesures I-V et C-V ont révélé le phénomène de piégeage dans les nanocristaux. Ce dernier est conditionné par leur taille et densité moyennes, dont les effets ont été séparés grâce aux mesures en température. En conséquence, la variation en température du nombre moyen d'électrons piégés par nanocristal a permis d'accéder à une énergie d'activation thermique qui s'est révélée être dépendante de la taille moyenne (ou du gap) du nanocristal.<br />En deuxième lieu, des caractérisations par microscopie à force atomique en mode conducteur ont été effectuées sur des échantillons contenant des nc-Ge non recouverts. Là aussi, le transport et le piégeage ont été abordés en mettant en évidence l'effet de la taille et la densité moyennes des nc-Ge. Des mesures EBIC (courant induit par faisceau d'électrons) en champ proche (NF-) ont aussi été menées pour cartographier l'activité électrique en surface des échantillons. Elles ont été suivies par des mesures de la longueur effective de diffusion des porteurs minoritaires en excès. Les résultats ont montré que ce paramètre est réduit par la présence de nc-Ge et par l'augmentation de leur densité

Etude des PLA CMOS. Les 4 aspects suivants sont développés : ― performance électrique: spécification d'évaluation électrique et temporelle de PLA par une technique hybride estimation-simulation basée sur la recherche du chemin critique d'E/S dans le PLA; ― distribution des types de pannes en fin de fabrication et leurs manifestations électriques et logiques. Une approche vers le test de PLA CMOS est également présentée; ― amélioration du rendement de fabrication par la conception de PLA reconfigurable (ajout de lignes supplémentaires; ― partitionnement de PLA en vue de réduire la surface, le temps de réponse, et de faciliter la reconfiguration et l'interconnexion avec les blocs voisins

La nécessité d'une conception sûre et descendante des circuits intégrés VLSI est reconnue. Etude des propriétés statiques et dynamiques des dessins de masques des principaux blocs du circuit intégré en technologie CMOS. La méthode proposée est une conception par affinements successifs des spécifications. On distingue: le choix des algorithmes, le choix du chemin de données associé aux blocs fonctionnels. Les validation partielles de conception sont faites par analyse et simulation

Dans la course à la miniaturisation des dispositifs de la microélectronique, les alliages SiGe sont des matériaux remarquables pour poursuivre l'amélioration des performances des composants de type CMOS, le Silicium atteignant aujourd'hui ses limites physiques. En effet, une méthode originale pour appliquer une contrainte de compression uniaxiale au canal de conduction Silicium, afin d'augmenter la mobilité des trous des transistors pMOS, consiste à remplacer le Silicium dans les régions Source et Drain par des couches SiGe pseudomorphiques. L'utilisation de sources solides sacrificielles de Germanium peut être une solution pour la fabrication de telles structures. Dans ce travail, nous avons ainsi étudié l'interdiffusion Ge-Si, induite par recuit thermique à haute température, à partir d'hétérostructures Ge/Si dont la couche de Germanium est déposée par CVD. Le développement de la méthodologie SIMS MCs2+, que nous réalisons dans cette thèse, assure la caractérisation chimique de couches graduelles Si1-xGex dans la gamme complète de concentrations (0 d x d 1). Nous montrons que l'interdiffusion Ge-Si est fortement dépendante de la composition en Germanium mais également des défauts structuraux formés aux interfaces Ge-Si. Nous avons alors développé un modèle qui permet de reproduire fidèlement les profils expérimentaux. L'effet du dopage Bore tend à réduire légèrement l'interdiffusivité. Finalement, nous montrons que l'utilisation de couches de Germanium polycristallin est prometteuse pour la fabrication de couches graduelles Si1-xGex. En effet, elle permet de réduire la densité de défauts structuraux initialement présents dans les films monocristallins.

Après une revue critique des méthodes de placement existantes, l'étude développe plus précisément les méthodes ascendantes sur trois points: préstructuration logique du réseau à implanter, contraintes topologiques, et prévision de la connectique afin de gérer les ressources critiques. Illustration par un travail pratique, conception d'une méthode et d'un logiciel d'implantation automatisée sur réseau prédiffusé CMOS à une couche d'aluminium. L'utilisation des méthodes de classification pour hiérarchiser les problèmes complexes est introduite pour la formation des agrégats d'éléments à placer

Cette thèse présente des contributions dans les domaines de l'architecture des ordinateurs réalisés sous la forme d'un Circuit Intégré. Un assembleur de silicium, appelé LUBRICK, permet de décrire, dans un langage de programmation, la constitution d'un assemblage hiérarchisé de cellules pour réaliser la description complète des masques d'un Circuit Intégré. La compilation du silicium, discipline qui consiste à déduire les masques d'un circuit en partant d'une description fonctionnelle, est ici abordée sous un angle pratique, avec la présentation d'un compilateur prototype d'une forme de partie contrôle et des présentations de modèles topologiques de parties opératives et de parties contrôle qui servent de cible au compilateur

Cette thèse concerne l'analyse de défaillances de circuits VLSI et plus particulièrement la détection de défauts sur des circuits (microprocesseurs) à structure non connue. Une méthodologie basée sur balayage fonctionnant en contraste de potentiel est proposée. Les différents outils nécessaires à la mise en œuvre de cette méthodologie sont ensuite développés. les principaux résultats obtenus sont exposés, résultats permettant de démontrer la faisabilité de cette méthodologie. Une deuxième partie décrit un dispositif original de formation et de mémorisation d'images à semi-conducteur réalisable en technologie MOS. Les principales caractéristiques de ce capteur sont présentées ainsi que les résultats de mesures effectuées sur un circuit prototype. Enfin des améliorations de ce dispositif sont proposés