No description available.

En exploitant la fonction d’amplification intrinsèque fournie par les transistors UTBB FDSOI, nous avons présenté des ISFET ultra sensibles. L'intégration de la fonctionnalité de détection a été réalisée en back end of line (BEOL), ce qui offre les avantages d'une fiabilité et d'une durée de vie accrues du capteur, d'une compatibilité avec le processus CMOS standard et d'une possibilité d'intégration d'un circuit diviseur capacitif. Le fonctionnement des MOSFETs, sans une polarisation appropriée de la grille avant, les rend vulnérables aux effets de grilles flottantes indésirables. Le circuit diviseur capacitif résout ce problème en polarisant la grille avant tout en maintenant la fonctionnalité de détection sur la même grille par un couplage capacitif au métal commun du BEOL. Par conséquent, le potentiel au niveau du métal BEOL est une somme pondérée du potentiel de surface au niveau de la grille de détection et de la polarisation appliquée au niveau de la grille de contrôle. Le capteur proposé est modélisé et simulé à l'aide de TCAD-Sentaurus. Un modèle mathématique complet a été développé. Il fournit la réponse du capteur en fonction du pH de la solution (entrée du capteur) et des paramètres de conception du circuit diviseur capacitif et du transistor UTBB FDSOI. Dans ce cas, des résultats cohérents ont été obtenus des travaux de modélisation et de simulation, avec une sensibilité attendue de 780 mV / pH correspondant à un film de détection ayant une réponse de Nernst. La modélisation et la simulation du capteur proposé ont également été validées par une fabrication et une caractérisation du capteur de pH à grille étendue avec validation de son concept. Ces capteurs ont été développés par un traitement séparé du composant de détection de pH, qui est connecté électriquement au transistor uniquement lors de la caractérisation du capteur. Ceci permet une réalisation plus rapide et plus simple du capteur sans avoir besoin de masques et de motifs par lithographie. Les capteurs à grille étendue ont présenté une sensibilité de 475 mV/pH, ce qui est supérieur aux ISFET de faible puissance de l'état de l’art. Enfin, l’intégration de la fonctionnalité de détection directement dans le BEOL des dispositifs FDSOI UTBB a été poursuivie. Une sensibilité expérimentale de 730 mV/pH a été obtenue, ce qui confirme le modèle mathématique et la réponse simulée. Cette valeur est 12 fois supérieure à la limite de Nernst et supérieure aux capteurs de l'état de l’art. Les capteurs sont également évalués pour la stabilité, la résolution, l'hystérésis et la dérive dans lesquels d'excellentes performances sont démontrées. / Exploiting the intrinsic amplification feature provided by UTBB FDSOI transistors, we demonstrated ultrahigh sensitive ISFETs. Integration of the sensing functionality was made in the BEOL which gives the benefits of increased reliability and life time of the sensor, compatibility with the standard CMOS process, and possibility for embedding a capacitive divider circuit. Operation of the MOSFETs without a proper front gate bias makes them vulnerable for undesired floating body effects. The capacitive divider circuit addresses these issues by biasing the front gate simultaneously with the sensing functionality at the same gate through capacitive coupling to a common BEOL metal. Therefore, the potential at the BEOL metal would be a weighted sum of the surface potential at the sensing gate and the applied bias at the control gate. The proposed sensor is modeled and simulated using TCAD-Sentaurus. A complete mathematical model is developed which provides the output of the sensor as a function of the solution pH (input to the sensor), and the design parameters of the capacitive divider circuit and the UTBB FDSOI transistor. In that case, consistent results have been obtained from the modeling and simulation works, with an expected sensitivity of 780 mV/pH corresponding to a sensing film having Nernst response. The modeling and simulation of the proposed sensor was further validated by a proof of concept extended gate pH sensor fabrication and characterization. These sensors were developed by a separated processing of just the pH sensing component, which is electrically connected to the transistor only during characterization of the sensor. This provides faster and simpler realization of the sensor without the need for masks and patterning by lithography. The extended gate sensors showed 475 mV/pH sensitivity which is superior to state of the art low power ISFETs. Finally, integration of the sensing functionality directly in the BEOL of the UTBB FDSOI devices was pursued. An experimental sensitivity of 730 mV/pH is obtained which is consistent with the mathematical model and the simulated response. This is more than 12-times higher than the Nernst limit, and superior to state of the art sensors. Sensors are also evaluated for stability, resolution, hysteresis, and drift in which excellent performances are demonstrated.

The electrification of transport, the increase in renewable energies, and the power supply for large artificial intelligence data centers represent challenges that require highly efficient power conversion. To minimize power losses, optimized electronic components are required. Nitride-based compound semiconductors with a large band-gap are very promising and on the way to market entry. However, the source and drain terminals that connect the semiconductor component to integrated circuits still pose a key challenge. These ohmic contacts contribute significantly to the power loss of the component, leading to heat generation and energy losses. In addition, the manufacturing costs for nitride power components must be reduced, which makes integration into the Si-CMOS process chain essential. However, CMOS requires an Au-free metallization, which represents a major challenge for the ohmic contact development, but also promises further advantages in the long term, such as a significantly improved surface morphology. In the framework of this thesis, the state-of-the-art Au-based as well as conventional and a newly developed Au-free ohmic contact stack were fabricated on heterostructures with normal and increased Al-content and benchmarked. For the investigations, various epitaxially grown GaN and AlGaN/GaN wafers from different manufacturers were used. The origin of the power losses of Au-free contacts was investigated by electrical and microstructural characterizations and discussed. A CMOS-compatible V/Al/Ti/TiN contact stack with extremely low contact resistance is presented and demonstrated by HEMTs on GaN-on-Si substrates, as it could be used in the CMOS process chain.:1 Introduction 1.1 Power Electronics 1.2 Power Effciency 1.3 Semiconductors for Power Switching 1.4 Devices for Power Switching 1.5 Aims of this Work 2 Fundamentals 2.1 Nitride Semiconductors GaN, AlGaN, AlN 2.2 AlGaN/GaN Heterostructure 2.3 AlGaN/GaN High-Electron-Mobility Transistor 2.4 Ohmic Contacts for AlGaN/GaN High-Electron-Mobility Transistors 3 Test Device Fabrication 3.1 Employed Heterostructure Wafers 3.2 Test Die Fabrication 3.3 Mesa Module 3.4 Ohmic Module 3.5 Gate Module 4 Characterization 4.1 Electrical Characterization 4.2 Structural Characterization 5 Results 5.1 Au-based Contact Formation on High-Al AlGaN 5.2 Au-free Contact Formation on GaN Substrate 5.3 Au-free Contact Formation on AlGaN/GaN Heterostructure 5.4 Au-free V-based Ultra-Low Contact Resistance 5.5 Au-free V-based Contacts on Super-Lattice Buffered Heterostructure 5.6 Au-free V-based Contacts on High-Al AlGaN (Outlook) 6 Summary List of Publications Acknowledgements Bibliography List of Symbols List of Abbreviations List of Tables List of Figures / Die Elektrifizierung des Verkehrs, der Anstieg regenerativer Energien und die Stromversorgung großer KI-Datencenter stellen Herausforderungen dar, die eine hochgradig effiziente Stromwandlung erfordern. Um Verlustleistungen zu minimieren, sind optimierte Bauteile notwendig. Dafür vielversprechend sind nitridbasierte Verbindungshalbleiter mit großer Bandlücke, die an der Schwelle zur Marktreife stehen. Eine zentrale Herausforderung stellen noch immer die Source- und Drain-Terminals dar, die das Halbleiterbauteil in integrierte Schaltungen einbinden. Diese ohmschen Kontakte tragen signifikant zur Verlustleistung des Bauteils bei, was zu Wärmeentwicklung und Energieverlusten führt. Zudem müssen die Herstellungskosten für nitridische Leistungsbauteile gesenkt werden, was eine Integration in die Si-CMOS-Prozesskette unabdingbar macht. CMOS erfordert jedoch eine Au-freie Metallisierung, was eine große Hürde an die Kontaktwicklung stellt, langfristig aber auch weitere Vorteile wie eine deutlich verbesserte Oberflächenmorphologie verspricht. Im Rahmen dieser Arbeit wurde der state-of-the-art Au-basierte sowie herkömmliche als auch ein neu entwickelter Au-freier ohmscher Kontakstapel auf Heterostrukturen mit üblichem und erhöhtem Al-Gehalt hergestellt und hinsichtlich ihrer elektrischen Kenngrößen miteinander verglichen. Für die Untersuchungen wurden verschiedene epitaktisch gewachsene GaN- und AlGaN/GaN-Wafer von unterschiedlichen Herstellern verwendet. Die Ursachen der Verlustleistung Au-freier Kontakte wurden durch elektrische und mikrostrukturelle Charakterisierungen untersucht und diskutiert. Ein CMOS-kompatibler V/Al/Ti/TiN Kontaktstapel mit extrem niedrigem Kontaktwiderstand wird vorgestellt und an einem HEMT auf GaN-on-Si Substrat demonstriert, wie er in der CMOS-Prozesskette eingesetzt werden könnte.:1 Introduction 1.1 Power Electronics 1.2 Power Effciency 1.3 Semiconductors for Power Switching 1.4 Devices for Power Switching 1.5 Aims of this Work 2 Fundamentals 2.1 Nitride Semiconductors GaN, AlGaN, AlN 2.2 AlGaN/GaN Heterostructure 2.3 AlGaN/GaN High-Electron-Mobility Transistor 2.4 Ohmic Contacts for AlGaN/GaN High-Electron-Mobility Transistors 3 Test Device Fabrication 3.1 Employed Heterostructure Wafers 3.2 Test Die Fabrication 3.3 Mesa Module 3.4 Ohmic Module 3.5 Gate Module 4 Characterization 4.1 Electrical Characterization 4.2 Structural Characterization 5 Results 5.1 Au-based Contact Formation on High-Al AlGaN 5.2 Au-free Contact Formation on GaN Substrate 5.3 Au-free Contact Formation on AlGaN/GaN Heterostructure 5.4 Au-free V-based Ultra-Low Contact Resistance 5.5 Au-free V-based Contacts on Super-Lattice Buffered Heterostructure 5.6 Au-free V-based Contacts on High-Al AlGaN (Outlook) 6 Summary List of Publications Acknowledgements Bibliography List of Symbols List of Abbreviations List of Tables List of Figures

La mesure de distance et la détection d'objets sont devenues essentielles dans de nombreux domaines tels que l'automobile ou la robotique, les applications médicales, les procédés industriels et agricoles, les systèmes de surveillance et de sécurité, etc. Dans le but d'améliorer les performances des dispositifs de télémétrie laser en terme de bruit et de diaphonie, une technique hétérodyne par mélange optoélectronique doit être utilisée. Par ailleurs, l'aspect système embarqué nécessite une réduction de l'encombrement et de la consommation à performances égales. L'intégration de mélangeurs optoélectroniques en technologie CMOS apporte donc une solution optimale à cette approche grâce à ses multiples avantages (intégration du circuit d'instrumentation sur la même puce, modèles bien connus, coût raisonnable, performances élevées,…). Ainsi cette thèse traitera de l'étude de mélangeurs optoélectroniques en technologie CMOS pour la télémétrie embarquée haute résolution. Le premier chapitre de ce manuscrit présente les diverses technique de mesure de distance par télémétrie laser par et justifie le choix de la télémétrie laser par déphasage ainsi que le gain en performances lié à l'hétérodynage. Le second chapitre décrit les mélangeurs électriques et optoélectroniques ainsi que les propriétés nécessaires à leur réalisation. Quelques photodétecteurs y sont présentés au vu de la possibilité de les utiliser en mélangeurs optoélectroniques et d'une intégration potentielle en technologie CMOS. Les principales contraintes liées à l'intégration en technologie CMOS de photocapteurs utilisables en mélangeurs optoélectroniques, sont exposés dans la troisième partie. Les travaux de conception et d'optimisation des structures ainsi que les phases de simulations et de test y sont détaillés. Enfin, pour valider expérimentalement les études précédentes, le dernier chapitre présente la conception d'une chaîne de mesure multivoies pour une tête de photoréception CMOS matricée pour un télémètre laser embarqué haute résolution. / Distance measurement and object detection has become essential in many fields such as automotive and robotics, medical applications, industrial processes and farming systems, surveillance and security, etc.. In order to improve the performance of laser ranging devices in terms of noise and crosstalk, an optoelectronic heterodyne technique of mixing should be used. Moreover, the aspect of embedded system requires a reduction in the size and power consumption for the same performance. The integration of optoelectronic mixers in CMOS technology will provide an optimal solution to this approach through its many advantages (integrated instrumentation circuit on the same chip, well-known models, reasonable cost, high performance, ...). Thus this thesis will focus on the study of optoelectronic mixers in CMOS technology for high resolution, embedded laser range finding systems. The first chapter of this thesis discusses the various technique of distance measurement by laser ranging and justifies the choice of phase shift technique and the gain in performance related to heterodyning. The second chapter describes the electrical and optoelectronic mixers and the properties needed to develop them. Some photodetectors are presented given the opportunity to use optoelectronic mixers and a potential integration with CMOS technology. The main constraints to the integration of CMOS photosensors used in optoelectronic mixers are set out in Part III. The work of design and optimization of structures and phases of simulations and testing are detailed. Finally, to experimentally confirm the earlier studies, the final chapter presents the design of a measuring head for a multichannel photoreceptor CMOS for a high resolution laser range finder.

L'exploration du système solaire et l'étude de l'univers lointain sont encore sources de découvertes et de mystère pour la communauté scientifique et pour l’humanité en général. Ces observations sont actuellement principalement basées sur la mesure d’ions et de particules in-situ qui constituent ces milieux. Les instruments d’observation intègrent des détecteurs spatiaux, utilisés pour convertir l'énergie des particules en charges électriques mesurables. Ces derniers sont étroitement liés à leur électronique analogique ou Analog-Front-End (AFE) et cette combinaison forme des chaines astrophysiques de détection appelées « sensor heads ». Depuis quelques années, la volonté d’améliorer les résolutions spatiale et spectrale des détecteurs nécessite la conception d’une électronique intégrée multivoies. Ainsi, une électronique spatiale de type Application Specific Integrated Circuit (ASIC) doit être développée. Cela permet d’une part de s’adapter au mieux à chaque détecteur pour en optimiser les performances ; et d’autre part de bénéficier des multiples avantages inhérents à l’utilisation d’une technologie CMOS : diminuer les dimensions et les temps de transit des signaux, intégration multifonctions, réduction des coûts pour une fabrication de masse et effets parasites étudiés et bien connus. Cependant les contraintes spatiales exigent une qualification draconienne du circuit. En effet, ces environnent radiatifs peuvent endommager les systèmes électroniques embarqués à bord des missions spatiales. Grâce à la réduction des dimensions, il ne semble plus opportun aujourd’hui d’utiliser des technologies dédiées au spatial (type SOI ou biCMOS spécifiques) mais plutôt de mettre en œuvre des techniques de durcissement par design (RHBD) sur des technologies standards qui sont moins onéreuses et plus performantes. L’objectif de cette thèse est la conception de nouvelles chaînes d’instrumentations intégrées multivoies pour le spatial. Ce travail, co-financé par le CNES et le CNRS, s’est inscrit dans le cadre d’un projet soutenu par le Réseau Thématique de Recherche Avancée Sciences et Technologies pour l’Aéronautique et l’Espace (RTRA STAE) entre 2008 et 2011, intitulé CASA (Chaines AStrophysiques et leur instrumentation Associée). Au cours de cette thèse nous avons conçu 2 ASICs associés à 2 types de détecteurs spatiaux bien distincts. Le premier permet de compter les électrons en sortie d’une microchannel plate (MCP) tandis que le deuxième permet de quantifier le niveau d’énergie perdu par les e- en pénétrant dans un SC. L’étude de ces différents détecteurs doit d’abord être faite afin de les modéliser pour une parfaite adéquation avec leur électronique de détection. Ensuite, une optimisation des chaînes de conversion en vitesse, bruit et consommation est réalisée. Enfin, une méthodologie de savoir faire au niveau du traitement des informations doit être développée pour pérenniser l’expérience emmagasinée durant ces travaux. / The solar system exploration and study of the distant universe are still sources of discovery and mystery to the scientific community and for humanity in general. These observations are currently mainly based on the measurement of ions and particles in-situ forming these environments. The observation instruments incorporate spatial sensors, used to convert particles energy into electrical charges measurable. These are closely related to their electronic analog or Analog-Front-End (AFE) and the combination form chains astrophysical detection called "sensor heads". In recent years, the desire to improve the spatial and spectral resolution detectors requires the design of a multichannel integrated electronics. Thus, a spatial-type electronic Application Specific Integrated Circuit (ASIC) should be developed. This allows one hand to best adapt to each detector to optimize performance, and on the other hand to benefit from multiples advantages inherent in the use of CMOS technology: reducing the size and transit time signals, multi-function integration, cost reduction for mass production and interference effects studied and well known. However, the spatial constraints require a drastic qualification of the circuit. Indeed, the surrounding radiation can damage electronic systems on board the space missions. By reducing the size, it seems more appropriate today to use technologies for the space (or BiCMOS SOI specific) but rather to implement hardening design techniques (RHBD) on standard technologies that are less expensive and more efficient. The objective of this thesis is the design of new integrated multi-channel instrumentation for space. This work, co-funded by CNES and CNRS, has registered as part of a project supported by the Advanced Research Thematic Network Science and Technology for Aeronautics and Space (RTRA STAE) between 2008 and 2011, called CASA (Channels Astrophysics and their associated instrumentation). In this thesis we have designed two ASICs associated with two types of distinct space detectors. The first is used to count the electrons at the output of a MicroChannel Plate (MCP) and the second quantifies the amount of energy lost by e- by entering in a SC. The study of these different sensors must first be made to model them for a perfect match with their detection electronics. Then the chain optimization in conversion speed, noise and consumption is achieved. Finally, a methodology of knowledge in the processing of information must be developed to sustain the experience stored in this work.

La théorie de l'information développée par Claude Shannon (1916 - 2001) met en évidence le fait que pour accroître la capacité d'un canal de transmission, il est préférable d'élargir la bande de fréquences sur laquelle les informations sont émises plutôt que les puissances d'émissions. Cette constatation est le point de départ de nombreux travaux de recherche sur les communications Ultra-Large Bande (ULB) qui ont abouti en 2002 à la création aux Etats-Unis d'une bande fréquence dîtes ULB où aucun mode de communication n'est privilégié. C'est ainsi que 2 années plus tard ont débuté à l'IM2NP des travaux portant sur les communications ULB impulsionnelles, et notamment la conception d'amplificateur faible bruit, de détecteur d'énergie, mais également de générateurs d'impulsions qui est l'élément clé des émetteurs impulsionnels. Ces derniers constituent la base des travaux présentés dans le manuscrit qui se sont déroulés de 2008 à 2011. La nature discontinue des communications impulsionnelles a tout d'abord impliquée l'introduction de nouvelles figures de mérite permettant de mesurer les performances des générateurs d'impulsions. Ensuite, il est question de méthodes de conception permettant de dimensionner des structures fonctionnant aux fréquences en jeu mais également d'en réduire les consommations statiques principalement de fuite, et ce en vue de répondre aux contraintes de consommation des systèmes embarqués. Enfin sont développées 3 architectures de générateurs d'impulsions, chacune permettant de répondre à des contraintes différentes en termes de bande de fréquences, de consommation et de portée. / The information theory developed by Claude Shannon (1916 - 2001) highlights the fact that in order to increase the capacity of a transmission channel, it is preferable to extend the bandwidth used rather than the transmission power. This finding is the starting point of many papers on Ultra-Wideband (UWB) which led to the creation in the United States of UWB band since 2002 where no modulation is privileged. Two years later, many works on Impulsionnal Radio UWB (IR-UWB) communications began at IM2NP including the design of low noise amplifier, power detector, but also pulse generators which is the key element of IR-UWB emitters. These form basis of works presented in the manuscript that took place from 2008 to 2011. The discontinuous nature of communications impulse was first implied the introduction of new figures of merit for measuring performances of pulse generators. Then it deals with design techniques for sizing structures operating at frequencies involved, but also to reduce consumption and especially static leakage to reduce enough power consumption for embedded systems. Finally three architectures of pulse generators are developed, each one responding to different constraints in terms of frequency, consumption and range.

La chaîne de réception des téléphones mobiles de dernière génération utilisent au moins deux étages de transposition en fréquence avant d'effectuer la démodulation en quadrature. La transposition en fréquence augmente la complexité du système et engendre de nombreux problèmes tels que la limitation de l'échelle dynamique et l'introduction de bruit issu de l'oscillateur local. Il est alors nécessaire d'envisager une numérisation du signal le plus près possible de l'antenne. Cette dernière permet la conversion directe d'un signal analogique en un signal numérique à des fréquences intermédiaires. Elle simplifie ainsi la conception globale du système et limite les problèmes liés aux mélangeurs. Pour cela, des architectures moins conventionnelles doivent être développées, comme la conversion analogique-numérique utilisant la modulation Sigma-Delta à temps continu. La modélisation comportementale de ce convertisseur analogique-numérique, ainsi que la conception des principaux blocs ont donc été l'objet de cette thèse. L'application d'une méthodologie de conception avancée, permettant la simulation mixte des blocs fonctionnels à différents niveaux d'abstraction, a permis de valider aussi bien la conception des circuits que le système global de conversion. En utilisant une architecture à multiples boucles de retour avec un quantificateur multi-bit, le convertisseur Sigma-Delta passe bande à temps continu atteint un rapport signal sur bruit (SNR) d'environ 76 dB dans une large bande de 20MHz. / Wireless front-end receivers of last generation mobile devices operate at least two frequency translations before I/Q demodulation. Frequency translation increases the system complexity, introducing several problems associated with the mixers (dynamic range limitation, noise injection from the local oscillator, etc.). Herein, the position of the analog-to-digital interface in the receiver chain can play an important role. Moving the analog-to-digital converter (ADC) as near as possible to the antenna, permits to simplify the overall system design and to alleviate requirements associated with analog functions (filters, mixers). These currently requirements have led to a great effort in designing improved architectures as Continuous-Time Delta-Sigma ADCs. The behavioural modeling this converter, although the circuit design of the main blocks has been the subject of this thesis. The use of an advanced design methodology, allowing the mixed simulation at different levels of abstraction, allows to validate both the circuit design and the overall system conversion. Using a multi-feedback architecture associated with a multi-bit quantizer, the continuous-time Bandpass Delta-Sigma converter achieves a SNR of about 76 dB in a wide band of 20MHz.

Les véhicules aériens sans pilote (UAV), souvent appelés drones, trouvent de nombreuses applications dans la vie. Les applications de drones nécessitent plusieurs indicateurs de performance essentiels tels que la couverture, la force du signal, la latence et la mobilité dans des scénarios. Par conséquent, l'utilisation des communications sans fil dans les drones est essentielle pour répondre à toutes les exigences. En raison des connexions au haut débit entre les drones et les utilisateurs pour transférer des données de haut volume à haute résolution, les dernières générations sans fil, comme la norme LTE, sont privilégiées. Il est évident que l'intégration de blocs de radiofréquence (RF) est essentielle pour construire un système sur puce et réduire la taille des drones. Dans ce contexte, cette thèse vise à développer un amplificateur de puissance (PA) innovant avec haute performance reconfigurable entièrement intégré qui adresse les différents besoins imposés par le standard LTE à utiliser dans les applications des UAV. Le PA entièrement intégré en CMOS 65 nm a pour objectif de fournir une puissance de sortie élevée et résoudre le compromis entre la linéarité et l’efficacité. Un transformateur à quatre enroulements est implémenté pour configurer le fonctionnement en multi modes du PA. La technique « segmented bias » permet au PA d’améliorer la linéarité. Le PA obtient non seulement des performances élevées en RF, mais démontre également un potentiel pour l'adopter dans la bande 5G inférieure. / Unmanned aerial vehicles (UAVs), often known as drones, have been finding numerous applications in life. Drones applications need several essential performance indicators such as coverage, signal strength, latency, and mobility under scenarios. Therefore, the use of wireless communications in drones is critical to address all requirements. Because of high-speed connections between drones and users to transfer high-resolution high-volume data, latest wireless generations, namely the LTE standard, are privileged. It is straightforward that the integration of RF blocks is essential to build a system-on-chip and shrink the size of drones. To answer the above question, this thesis aims to develop a fully integrated reconfigurable high-performance innovated PA that supports 4G LTE standard to be used in UAVs’ applications. The fully integrated 65-nm CMOS power amplifier (PA) provides a watt-level output power, addresses the linearity/efficiency trade-off. A four-winding transformer is implemented to configure the multi-mode operation of the PA. The “segmented bias” technique allows the PA to increase the linearity. The PA not only obtains high radiofrequency performances but also demonstrates a potential to adopt it design in the lower 5G band.

Ces dernières années la miniaturisation des microsystèmes atteint la limite physique de leur développement. Ainsi une de voie d’innovation dans l’industrie des semiconducteurs est l’intégration des fonctionnalités supplémentaires au sein des composants déjà existants.Le projet consiste à intégrer, dans une même couche métallique d’interconnexion CMOS, un MEMS capable, par sa rotation, d’établir un contact électrique.Les verrous se situent dans la libération des parties mobiles par dissolution de l’oxyde environnant (déformation hors plan sous l’effet des contraintes résiduelles, stiction, présence de résidus qui empêchent le contact), dans l’actionnement (densité de courant, répétabilité, durabilité, fiabilité) ainsi que, la capacité d’établir un vrai contact électrique à faible résistance (aire réelle / apparente du contact des surfaces rugueuses, pollution du contact).Le travail réalisé a porté sur la conception, le design et la simulation des microsystèmes afin de surmonter ces difficultés et / ou d’étudier le comportement et mesurer les effets. / In recent years the miniaturization of microsystems is reaching the physical limit of its development. Thus, a path of innovation in the semiconductor industry is additional functionalities in existing components.The project consists to integrate a MEMS, within the same metal interconnect of CMOS layer which, by rotating, can establish an electrical contact.The obstacles are in the release of the moving parts by dissolution of the surrounding oxide (out of plane deformation under the effect of residual stress, stiction, residues which prevent contact), in the actuation (current density repeatability, durability, reliability) and, for ohmic switches, the ability to establish a real electrical contact with low resistance (real / apparent area of contact with rough surfaces, contact pollution).The work carried out has focused on conception (design) and simulation of microsystems to overcome these difficulties and / or to study the behavior and measure the effects.

Le secteur des communications sans fil a connu un essor considérable, soutenu par l’évolution des "smartphones" et par le développement des réseaux de capteurs sans fil et de l’Internet des Objets (connu en anglais sous le nom ‘IoT’ pour Internet of Things). Les applications actuelles visent l’autonomie énergétique des objets communicants et nécessitent la conception de circuits intégrés pouvant assurer à la fois un fonctionnement à hautes performances et à moindre coût. L’une des principales fonctions des systèmes de communications radiofréquences (RF) est la génération de fréquence, assurée par l’oscillateur. De nombreux efforts de conception sont ainsi nécessaires afin d’assurer les performances requises par les nouvelles applications sans fil. Nos travaux de recherche ont pour objectif de proposer une méthode de conception d’oscillateurs agiles à faible consommation au sein des systèmes d’émission-réception RF. Le travail s’est focalisé sur l’étude et l’optimisation des éléments constitutifs d’un oscillateur LC passif en technologie CMOS et sur la proposition d’une méthode de conception. La méthode proposée peut être exploitée pour différentes structures d’oscillateurs afin d’optimiser leurs performances essentiellement en termes de consommation de puissance et de bruit de phase. Cette méthode a été appliquée pour implémenter plusieurs VCOs en technologie CMOS. Une série de mesure sous pointes a permis de valider leur fonctionnement. La suite de ce travail de thèse est consacrée à la proposition d’une nouvelle topologie d’oscillateur LC reconfigurable à base d’inductance active dédiée aux applications multistandards faible coût / The rapid growth of the Internet of Things (IoT) applications and the wireless sensor networks boosts the need for low cost and low power radiofrequency (RF) transceivers. The voltage-controlled oscillator (VCO) is an essential building block of several RF transceivers. Design tradeoffs have been very stringent in terms of power consumption, phase-noise, area and tuning range. In this context, the aim of this work is to propose a design method, aiming to optimize the VCO design and to improve its performances essentially in terms of power consumption and phase noise.The first part of this thesis sets a study of the elements of passive LC oscillators in CMOS technology. The second part presents a complete design method, aiming to optimize the LC-VCO performance regarding the phase noise and power consumption. The evaluation of the proposed method is carried out with some test-cases in full CMOS technology. Many RF LC-VCOs have been implemented and measured. The final part of this thesis presents a new tunable VCO suitable for multi-standards applications. The frequency tuning of the VCO is ensured using an active inductor based on CMOS inverters. The desired bandwidth can be selected while achieving low surface area and low power consumption.