Falls in the disabled and elderly people have been a cause of concern as they can be immobilized by the fall and have no way to contact others and seek assistance. The proposed frequency modulated continuous wave (FMCW) short range radar (SRR) system, which uses ultra-wideband (UWB) signals can provide immediate assistance by monitoring and detecting fall events. The unique characteristics of this system allow for a frequency-based modulation system to carry out triangulation and sense the location of the fall through the usage of a continuous chirp signal that linearly sweeps frequency. This project focuses on the development, design and simulation of a ring oscillator that exhibits the frequency modulated signal on a single integrated circuit chip. The ring oscillator is controlled by a voltage ramp signal generator and a voltage to current (V-I) converter. The circuit is designed in Cadence using TSMC 180nm process technology and operates in the frequency range of 3.409 GHz to 5.349 GHz with a spectral bandwidth of 1.94 GHz, which meets the Federal Communications Commission’s standards for unlicensed ultra-wideband transmissions.

<p dir="ltr">An EGR Pump and High-Efficiency turbo were installed on a 13.6 L John Deere diesel engine. The main objective of this study was to examine how a high-efficiency turbocharger and an electric EGR pump can work together to improve fuel efficiency in engines without increasing the emission of NOx. The focus is on finding a balance, between enhancing efficiency and controlling emissions which will ultimately contribute to making vehicles eco-friendly and fuel-efficient.</p>

To be able to predict the sound pressure level emitted by a exhaust system one must be able to describe the source. The source in the form of an engine can linearly be described as a source strength and a source impedance. An IC-engine can acoustically have a non-linear part meaning that the source characteristics have a dependency on the load. The first part of this work investigates through simulation's in GT-Power how these characteristics are affected by the load connected to the source. The Second part of the work combines the source characteristics with simulations of a muffler and compares to different methods of getting the pressure at the outlet of the exhaust. The first method is direct simulation of the muffler in COMSOL Multiphysics and the second is a transfer matrix based calculation. How sensitive the results at the outlet are to changes in the source impedance is also tested. It is concluded that using five loads for the multiload method in the form of five different lengths on the pipe connecting the engine and muffler works when the pipe have the same length as would be seen in reality. Furthermore, the pipe lengths should have a small range, 100 mm between largest and smallest pipe length giving good results. The source characteristics were at least above 1000 RPM stable enough as to not significantly change the sound pressure level at the outlet. / För att kunna modellera ljudtrycket som avges från ett avgassystem behöver man kunna beskriva källan. Källan i form av en bränslemotor kan linjärt beskrivas som en källstyrka och en källimpedans. En bränslemotor kan dock ha en akustisk ickelinjär del vilket medför att källan kan vara beroende utav vilken last i form av ljuddämpare den är kopplad till. Första delen av detta arbete undersöker genom motorsimuleringar i GT-Power hur lasten påverkar källkarakteristiken. Den andra delen av arbetet kombinerar källkarakteristiken med simuleringar av ljuddämparen och jämför olika metoder för att få ljudtrycket vid utloppet av avgassystemet. Den första metoden för detta är direkt simulering av ljuddämparen i COMSOL Multiphysics där källkarakteristiken inkluderas och den andra metoden är transfermatris baserad. Det testas också hur känsligt ljudtrycket vid utloppet av ljuddämparen är för variationer i impedansen. För källkarakteristiken används fem laster per uträkning och slutsatsen dras att lasten i form av röret mellan motor och ljuddämpare samt ljuddämparen bör vara så lik som möjligt det riktiga systemet. Utöver det dras slutsatsen att en liten variation i det kopplande rörets längd ger bättre resultat och att en variation mellan största och minsta röret på 100 mm ger bra resultat. Till sist dras slutsatsen att för varvtal över 1000 RPM är källkarakteristiken tillräckligt stabil för att ge stabila resultat vid utloppet av ljuddämparen, medans under 1000 RPM kan det vara stabilt nog men här är validering viktigare.

Les systèmes multiprocesseurs sur puce électronique (On-Chip Multiprocessor [OCM]) sont considérés comme les meilleures structures pour occuper l'espace disponible sur les circuits intégrés actuels. Dans nos travaux, nous nous intéressons à un modèle architectural, appelé architecture isométrique de systèmes multiprocesseurs sur puce, qui permet d'évaluer, de prédire et d'optimiser les systèmes OCM en misant sur une organisation efficace des nœuds (processeurs et mémoires), et à des méthodologies qui permettent d'utiliser efficacement ces architectures. Dans la première partie de la thèse, nous nous intéressons à la topologie du modèle et nous proposons une architecture qui permet d'utiliser efficacement et massivement les mémoires sur la puce. Les processeurs et les mémoires sont organisés selon une approche isométrique qui consiste à rapprocher les données des processus plutôt que d'optimiser les transferts entre les processeurs et les mémoires disposés de manière conventionnelle. L'architecture est un modèle maillé en trois dimensions. La disposition des unités sur ce modèle est inspirée de la structure cristalline du chlorure de sodium (NaCl), où chaque processeur peut accéder à six mémoires à la fois et où chaque mémoire peut communiquer avec autant de processeurs à la fois. Dans la deuxième partie de notre travail, nous nous intéressons à une méthodologie de décomposition où le nombre de nœuds du modèle est idéal et peut être déterminé à partir d'une spécification matricielle de l'application qui est traitée par le modèle proposé. Sachant que la performance d'un modèle dépend de la quantité de flot de données échangées entre ses unités, en l'occurrence leur nombre, et notre but étant de garantir une bonne performance de calcul en fonction de l'application traitée, nous proposons de trouver le nombre idéal de processeurs et de mémoires du système à construire. Aussi, considérons-nous la décomposition de la spécification du modèle à construire ou de l'application à traiter en fonction de l'équilibre de charge des unités. Nous proposons ainsi une approche de décomposition sur trois points : la transformation de la spécification ou de l'application en une matrice d'incidence dont les éléments sont les flots de données entre les processus et les données, une nouvelle méthodologie basée sur le problème de la formation des cellules (Cell Formation Problem [CFP]), et un équilibre de charge de processus dans les processeurs et de données dans les mémoires. Dans la troisième partie, toujours dans le souci de concevoir un système efficace et performant, nous nous intéressons à l'affectation des processeurs et des mémoires par une méthodologie en deux étapes. Dans un premier temps, nous affectons des unités aux nœuds du système, considéré ici comme un graphe non orienté, et dans un deuxième temps, nous affectons des valeurs aux arcs de ce graphe. Pour l'affectation, nous proposons une modélisation des applications décomposées en utilisant une approche matricielle et l'utilisation du problème d'affectation quadratique (Quadratic Assignment Problem [QAP]). Pour l'affectation de valeurs aux arcs, nous proposons une approche de perturbation graduelle, afin de chercher la meilleure combinaison du coût de l'affectation, ceci en respectant certains paramètres comme la température, la dissipation de chaleur, la consommation d'énergie et la surface occupée par la puce. Le but ultime de ce travail est de proposer aux architectes de systèmes multiprocesseurs sur puce une méthodologie non traditionnelle et un outil systématique et efficace d'aide à la conception dès la phase de la spécification fonctionnelle du système. / On-Chip Multiprocessor (OCM) systems are considered to be the best structures to occupy the abundant space available on today integrated circuits (IC). In our thesis, we are interested on an architectural model, called Isometric on-Chip Multiprocessor Architecture (ICMA), that optimizes the OCM systems by focusing on an effective organization of cores (processors and memories) and on methodologies that optimize the use of these architectures. In the first part of this work, we study the topology of ICMA and propose an architecture that enables efficient and massive use of on-chip memories. ICMA organizes processors and memories in an isometric structure with the objective to get processed data close to the processors that use them rather than to optimize transfers between processors and memories, arranged in a conventional manner. ICMA is a mesh model in three dimensions. The organization of our architecture is inspired by the crystal structure of sodium chloride (NaCl), where each processor can access six different memories and where each memory can communicate with six processors at once. In the second part of our work, we focus on a methodology of decomposition. This methodology is used to find the optimal number of nodes for a given application or specification. The approach we use is to transform an application or a specification into an incidence matrix, where the entries of this matrix are the interactions between processors and memories as entries. In other words, knowing that the performance of a model depends on the intensity of the data flow exchanged between its units, namely their number, we aim to guarantee a good computing performance by finding the optimal number of processors and memories that are suitable for the application computation. We also consider the load balancing of the units of ICMA during the specification phase of the design. Our proposed decomposition is on three points: the transformation of the specification or application into an incidence matrix, a new methodology based on the Cell Formation Problem (CFP), and load balancing processes in the processors and data in memories. In the third part, we focus on the allocation of processor and memory by a two-step methodology. Initially, we allocate units to the nodes of the system structure, considered here as an undirected graph, and subsequently we assign values to the arcs of this graph. For the assignment, we propose modeling of the decomposed application using a matrix approach and the Quadratic Assignment Problem (QAP). For the assignment of the values to the arcs, we propose an approach of gradual changes of these values in order to seek the best combination of cost allocation, this under certain metric constraints such as temperature, heat dissipation, power consumption and surface occupied by the chip. The ultimate goal of this work is to propose a methodology for non-traditional, systematic and effective decision support design tools for multiprocessor system architects, from the phase of functional specification.

Les systèmes multiprocesseurs sur puce électronique (On-Chip Multiprocessor [OCM]) sont considérés comme les meilleures structures pour occuper l'espace disponible sur les circuits intégrés actuels. Dans nos travaux, nous nous intéressons à un modèle architectural, appelé architecture isométrique de systèmes multiprocesseurs sur puce, qui permet d'évaluer, de prédire et d'optimiser les systèmes OCM en misant sur une organisation efficace des nœuds (processeurs et mémoires), et à des méthodologies qui permettent d'utiliser efficacement ces architectures. Dans la première partie de la thèse, nous nous intéressons à la topologie du modèle et nous proposons une architecture qui permet d'utiliser efficacement et massivement les mémoires sur la puce. Les processeurs et les mémoires sont organisés selon une approche isométrique qui consiste à rapprocher les données des processus plutôt que d'optimiser les transferts entre les processeurs et les mémoires disposés de manière conventionnelle. L'architecture est un modèle maillé en trois dimensions. La disposition des unités sur ce modèle est inspirée de la structure cristalline du chlorure de sodium (NaCl), où chaque processeur peut accéder à six mémoires à la fois et où chaque mémoire peut communiquer avec autant de processeurs à la fois. Dans la deuxième partie de notre travail, nous nous intéressons à une méthodologie de décomposition où le nombre de nœuds du modèle est idéal et peut être déterminé à partir d'une spécification matricielle de l'application qui est traitée par le modèle proposé. Sachant que la performance d'un modèle dépend de la quantité de flot de données échangées entre ses unités, en l'occurrence leur nombre, et notre but étant de garantir une bonne performance de calcul en fonction de l'application traitée, nous proposons de trouver le nombre idéal de processeurs et de mémoires du système à construire. Aussi, considérons-nous la décomposition de la spécification du modèle à construire ou de l'application à traiter en fonction de l'équilibre de charge des unités. Nous proposons ainsi une approche de décomposition sur trois points : la transformation de la spécification ou de l'application en une matrice d'incidence dont les éléments sont les flots de données entre les processus et les données, une nouvelle méthodologie basée sur le problème de la formation des cellules (Cell Formation Problem [CFP]), et un équilibre de charge de processus dans les processeurs et de données dans les mémoires. Dans la troisième partie, toujours dans le souci de concevoir un système efficace et performant, nous nous intéressons à l'affectation des processeurs et des mémoires par une méthodologie en deux étapes. Dans un premier temps, nous affectons des unités aux nœuds du système, considéré ici comme un graphe non orienté, et dans un deuxième temps, nous affectons des valeurs aux arcs de ce graphe. Pour l'affectation, nous proposons une modélisation des applications décomposées en utilisant une approche matricielle et l'utilisation du problème d'affectation quadratique (Quadratic Assignment Problem [QAP]). Pour l'affectation de valeurs aux arcs, nous proposons une approche de perturbation graduelle, afin de chercher la meilleure combinaison du coût de l'affectation, ceci en respectant certains paramètres comme la température, la dissipation de chaleur, la consommation d'énergie et la surface occupée par la puce. Le but ultime de ce travail est de proposer aux architectes de systèmes multiprocesseurs sur puce une méthodologie non traditionnelle et un outil systématique et efficace d'aide à la conception dès la phase de la spécification fonctionnelle du système. / On-Chip Multiprocessor (OCM) systems are considered to be the best structures to occupy the abundant space available on today integrated circuits (IC). In our thesis, we are interested on an architectural model, called Isometric on-Chip Multiprocessor Architecture (ICMA), that optimizes the OCM systems by focusing on an effective organization of cores (processors and memories) and on methodologies that optimize the use of these architectures. In the first part of this work, we study the topology of ICMA and propose an architecture that enables efficient and massive use of on-chip memories. ICMA organizes processors and memories in an isometric structure with the objective to get processed data close to the processors that use them rather than to optimize transfers between processors and memories, arranged in a conventional manner. ICMA is a mesh model in three dimensions. The organization of our architecture is inspired by the crystal structure of sodium chloride (NaCl), where each processor can access six different memories and where each memory can communicate with six processors at once. In the second part of our work, we focus on a methodology of decomposition. This methodology is used to find the optimal number of nodes for a given application or specification. The approach we use is to transform an application or a specification into an incidence matrix, where the entries of this matrix are the interactions between processors and memories as entries. In other words, knowing that the performance of a model depends on the intensity of the data flow exchanged between its units, namely their number, we aim to guarantee a good computing performance by finding the optimal number of processors and memories that are suitable for the application computation. We also consider the load balancing of the units of ICMA during the specification phase of the design. Our proposed decomposition is on three points: the transformation of the specification or application into an incidence matrix, a new methodology based on the Cell Formation Problem (CFP), and load balancing processes in the processors and data in memories. In the third part, we focus on the allocation of processor and memory by a two-step methodology. Initially, we allocate units to the nodes of the system structure, considered here as an undirected graph, and subsequently we assign values to the arcs of this graph. For the assignment, we propose modeling of the decomposed application using a matrix approach and the Quadratic Assignment Problem (QAP). For the assignment of the values to the arcs, we propose an approach of gradual changes of these values in order to seek the best combination of cost allocation, this under certain metric constraints such as temperature, heat dissipation, power consumption and surface occupied by the chip. The ultimate goal of this work is to propose a methodology for non-traditional, systematic and effective decision support design tools for multiprocessor system architects, from the phase of functional specification.

本研究藉由一個新的產業分析架構—「產業矩陣」，來分析IC設計產業，目的在於探討產業環境之趨勢、特性與策略之間的關聯，希望深入了解台灣IC設計產業過去到現在的消長變化，並且為後續欲運用產業矩陣作為產業分析架構的研究者提供參考。 分析研究的結果主要有以下幾點發現： 一、產業競爭優勢隨時間推移而有所轉變 產業隨著時間推移，會呈現不同的面貌與特性，產業結構也會有所改變，因此產業的競爭優勢也會不斷的改變。從早期以技術層次較低的價值單元切入產業，到後來設計、製造分立後專業代工與設計的蓬勃發展，再一直演變到現階段，IC設計的價值單元漸趨複雜，廠商所從事的價值活動也越來越多元，整個產業的重心不斷的改變，每一個價值單元隨著時間的推移也都有不同的面貌。 二、產業垂直分工體系 台灣IC產業最大的特色，即在於產業垂直分工的體系。相較於其他國家以IDM為主的經營型態，台灣IC產業分工細密，產業價值鏈中每個價值單元均有專業的業者來從事服務，與IDM相較，在經營上比較有彈性，而各個價值活動間的介面問題，也由於台灣產業體系完整且廠商眾多而得到解決。 三、廠商的轉型 隨著產業的發展、環境的變化，許多廠商會在某些時點改變原本的經營型態，最具代表性的即是聯電由IDM轉型為專業晶圓代工，以及矽統由設計業者轉型為IDM。

觀察國內許多科技廠商，例如台積電、明□、聯發科、廣達、華碩、鴻海等公司，近年來紛紛大手筆的投入研發經費，希望藉由技術的深耕與突破以提升其在產業價值鏈上之地位。然而技術研發與智財管理於策略競爭的考量上是緊緊相繫而密不可分的，想要在產業結構上佔到好位置，沒有投入研發不行，在現今產業競爭規則下，只專注於研發卻不知道智財的重要性與並進行睿智的管理也難以達成，換言之，智慧財產權管理可以說是一產業競爭策略落實的優勢工具，不論是專利的搜尋、專利地圖的規劃、競爭廠商可能的專利佈局、科技的可能趨勢以及如技術授權、研發分工、以及專利侵權等，再再都與企業的技術策略、掌握產業競爭情況息息相關。 再者，策略人人會說，要實踐與落實還是需要靠組織的成員一步一腳印的去完成，在這些需要融合法律、企業管理以及智財管理相關專業才能在競爭局勢下擁有優勢中，皆下來便是各個經理人該如何各顯神通接策略具體落實於企業體內組織的組織的議題了，而在這些組織的議題中，除管理階層需要嶄新的視野與觀念外，未來法務部門更是站在關鍵的戰鬥位置上，它的專業與所擔負的企業使命與企業中的角色將更形重要，例如，法務與研發部門之間在智財管理上應如何的互動與合作，亦將牽動組織在技術相關議題上之績效。 然而，過去關於組織內不同部門的合作與互動等研究，多著重在如行銷-研發或是生產-研發等面向上，較少對於法務與研發介面的探討。然而，如同行銷與研發部門之介面，法務與研發部門無論在專業領域、人格特性、部門風氣或是傳統上對於工作取向的認知等，均有莫大的差距，而這些因素均會對於其間的合作績效與機制，有著很深的影響，而協調機制的運用便是向來解決跨部門衝突與促進之是分享的管理機制之一。 因此，本研究即嘗試以知識資源為競爭基礎的高科技公司為觀察對象，將藉由廣泛的次級資料、文獻收集，與多重個案、深度訪談的方式，以協調機制是如何運用的？是為解決什麼樣溝通上的問題為著眼點，探討其法務-研發介面間的互動領域、溝通機制以及可能的問題等等。而IC設計公司在本質上即為一以知識為競爭要素的產業，其在經營上亦常牽涉到許多如專利侵權以及技術授權等議題，加上台灣目前已是全球第二大之IC設計國，更具有許多指標性的企業可供選擇。因此本研究即以台灣績效卓著的IC設計公司為標的，希冀透過相關的訪談與研究整理其在管理制度上之內涵與建議以供未來實務界在發展智財相關策略可能之參考。 本研究所得之研究發現如下：（節錄） 一、於訪談的個案公司中，皆在近兩年才具有法務與智權機能的編制，目前法務、專利工程師及相關智權人員之人力編制皆少，且法務與相關智權人員皆設置於同一單位（或部門）裡，而目前都是由法務人員兼任各該部門（或單位）的主管。 二、「法務與智權」部門與研發部門多在從事智財管理的領域中有所互動與合作。 三、法務與研發部門在專利申請、專利侵權爭議處理、技術移轉契約的擬定等互動領域裡，會有不同的合作進行的流程及互動模式，經理人亦會運用不同的協調機制以輔助跨部門的溝通。 （一）任務之相互依賴性、不確定性及困難度會影響兩部門需要合作的質與量，進而影響個案公司協調機制的運用。 （二）當兩部門間相互依賴性越高時，其愈傾向增加非正式的協調的頻率，以共同達成任務或解決問題。 （三）當任務不確定性愈高時，則愈需要有及時、機動性的互動以增進合作效能的需求，此時人際與成員間的協調需求便會愈高，因此多傾向採有機式的結構，以增加其合作績效。 （四）當任務困難度愈高時，則法、研進行跨部門的溝通需求便愈高，因此多傾向組成跨部門的專案小組以利水平間頻繁的互動，以因應互動的需求。 五、「認知彼此目標所存在的關係」、「部門間信任關係」、「兩部門間的人際關係」、「跨部門文化的差異性」及「兩部門主管的態度與人格」五者共同構建了兩部門間的社會心理關係，而這關係的態樣，則深深牽動著兩部門間互動的行為，進而影響合作的績效。 這五項重要的因素可能為載舟之水，為兩部門間的合作帶來更多善意的互動與讓兩部門成員樂在共同解決問題與知識的分享，進而激發創新的火花，但亦可能為部門間衝突與溝通困難的成因，而此時協調機制的運用便為影響這五項因素，進而化不利為有利的的方式之一。 （一）「兩部門對目標認知的差距」是其中影響最鉅者，當團隊成員擁有不同的個人目標時，會削弱團隊的聚合力，並弱化專案的奉獻度。利用智財教育、獎酬報酬制度的修正及高階領導人適度運用其影響力，都可以緩和現存的緊張關係。 （二）利用延攬T型人－專利工程師及定期召開跨部門的會議、智財教育與組織文化，可以管理不同專業以減少「跨部門文化的差異性」所帶來的衝突。 （三）「法務與智權」與研發部門良好的人際關係的確是合作成功的一大利器，因為它能夠帶來更多善意的非正式交流而大為增進互動的速度。 （四）兩部門間「信任關係」的建立是循序漸進的，而且會因階段的不同，而有不一樣的建構方式。 （五）研發主管的人格與態度越成熟，與法務部門的溝通協調就會越好。 （六）企業中法務人員除自身專業外，並需要去瞭解公司本業，懂得如何與研發人溝通、周延思考與溝通能力並保持細緻與柔軟的身段。 六、高階領導人的角色是所有協調機制中，對兩部門互動態樣與合作的成果影響最顯著的，高階領導人對整合的承認能夠輕易去除兩功能部門間的藩籬，啟動多元專業的分享。 七、研發人的謬誤與法律人的傲慢會造成智財制度推行時的阻礙並對於跨部門間互動所帶來的負面影響。 八、現階段法務與研發部門互動仍有的問題與困難有提案獎金制度所能發揮激勵作用有限、對專利工程師的期許與現實組織結構及制度設計裡的矛盾及法務面對專利侵權紛爭在與對方的攻防上會有不知拿的是哪種槍，亦不知要攻哪座頂的困窘等。 由以上各點研究發現，本研究提出幾項建議，如下所示：（節錄） 一、高階領導人需具備決心與格局。 二、法務長與智權團隊所應具備的能耐內隱性極高並與個別企業的特質密切相關，因此應長期於企業中養成。 三、除了以優渥的提案獎金來激發專利申請量之外，或許經理人、法務長應該思考的是如何讓提案獲取專利與新產品研發上的突破同樣地令他們感到驕傲。 四、智權教育是一個長遠的過程，很難作，但一定要作。

本研究希望藉由探討半導體產業發展的過程中，透過兩個半導體相關的產業協會，GSA (former FSA (Fabless Semiconductor Association)，now Global Semiconductor Alliance) 『全球半導體聯盟』，以及SEMI (Semiconductor Equipment & Materials International) 『半導體設備及材料協會』的成立及發展，來探討在半導體產業發展及產業區塊由歐美往亞洲地區移動的過程中，兩產業協會所扮演的角色及其經營策略之探討與比較。企盼透過半導體產業成長及產業演變的過程中，透過深入剖析兩產業協會GSA以及 SEMI，如何扮演起產業與學界和政府部門間的橋樑，以及如何透過扮演溝通協調的角色，以提供其中立且有效的運作機制，進而促進廠商間技術的交流，並隨著半導體的產業脈動由歐美轉進亞洲地區，推進其組織及服務的國際化及全球性。 半導體產業發展至今，約略才半個世紀左右，兩個產業協會GSA以及SEMI也伴隨著其所代表產業族群的崛起，分別於1994年以及1970年於美國加州成立，透過正式設立組織進而提供各項會員服務，以成為其所代表產業族群的喉舌。同時隨著半導體產業區塊由歐美移往亞洲地區的過程中，此二組織又是如何進行其國際化的佈局及全球化的策略，進而配合其會員的國際化，滿足並達成服務會員全球化的目標等，都將在本研究中對兩組織的經營策略有相關的整理及分析。 本研究的目的，期望透過半導體IC設計產業與半導體設備及材料業產業兩產業特性不同的探討，來剖析隨此兩產業發展所應運而生的兩個產業協會GSA以及SEMI，由兩組織其成立的時間、國際化的時程、國際化的策略、會務的運作模式以及其所提供的會務重點和產品特性、提供其會員廠商的半導體產業研究方向的異同等等，以不同的角度比較此二組織之經營策略。 最終期盼透過本研究的分析及整理，來解讀兩組織的經營策略及運作模式，以及如何透過其國際化的推行策略，來拓展及全球據點，以成為一國際性的產業協會而非地區性的組織，進而能提供給其他產業協會運作及組織欲國際化時之參考。

本研究藉由研究單一的IC設計業者，蒐集、分析IC產業的生態環境與競合關係，藉以認識台灣IC半導體產業目前所處之全球戰略地位，並瞭解產業實際面臨的困境，進而探討關鍵要因，規劃並建構出將來中、長期，在全球化過程中可以努力的策略目標。 在研究架構方面，從宏觀面參照麥可•波特的「鑽石理論架構」，對整體IC產業在國家層次，進行全面性、比較利益型態的探討，並且以時間軸著眼，分析過去至目前的發展歷程，再預估未來可能遭遇的機會與挑戰。其次運用波特所提出的「五力分析」，解構台灣IC設計業的生態環境，瞭解產業內既有的競爭者、潛在進入者、可能替代品所分別擁有的競爭能力與相應策略，再從供應商、消費者的角度探討彼此之間的競爭與合作關係。 最后，以單一公司 (威盛公司)為案例，運用波特的「競爭策略」、布蘭登柏格與奈勒波的「競合策略」理論方法，進一步探討，發生在台灣業者本身的實際案例，進而歸納出未來值得努力的方向。希望能在眾多數本土產業逐漸西移的趨勢下，為台灣的IC設計產業找尋出一條與眾不同、可長可久的前進道路。

The main objective of this dissertation is to explore and develop computer-aided-design methodologies and optimization techniques for reliability, performance, and power of through-silicon-via-based 3D IC designs. Through-silicon-via (TSV), a vertical interconnect element between dies, is the key enabling technology in 3D ICs. This new design element provides unprecedented design freedom as well as challenges. To maximize benefits and overcome challenges in TSV-based 3D ICs, new analysis methodologies and optimization techniques should be developed. In this dissertation, first, the robustness of 3D power delivery network is assessed under different power/ground TSV placement schemes and TSV RC variations. Next, thermo-mechanical stress and reliability problems are examined in full-chip/stack scale using the principle of linear superposition of stress tensors. Finally, physical design methods for low power 3D designs are explored to enhance the 3D power benefit over the 2D counterpart.