Scaling of electronic circuits from micro- to nanometer size determined the incredible development in computer technology in the last decades. In charge storage capacitors that are the largest components in dynamic random access memories (DRAM), dielectrics with higher permittivity (high-k) were needed to replace SiO2. Therefore ZrO2 has been introduced in the capacitor stack to allow sufficient capacitance in decreasing structure sizes. To improve the capacitance density per cell area, approaches with three dimensional structures were developed in device fabrication. To further enable scaling for future generations, significant efforts to replace ZrO2 as high-k dielectric have been undertaken since the 1990s. In calculations, CaTiO3 has been identified as a potential replacement to allow a significant capacitance improvement. This material exhibits a significantly higher permittivity and a sufficient band gap. The scope of this thesis is therefore the preparation and detailed physical and electrical characterization of ultrathin CaTiO3 layers. The complete capacitor stacks including CaTiO3 have been prepared under ultrahigh vacuum to minimize the influence of adsorbents or contaminants at the interfaces. Various electrodes are evaluated regarding temperature stability and chemical reactance to achieve crystalline CaTiO3. An optimal electrode was found to be a stack consisting of Pt on TiN. Physical experiments confirm the excellent band gap of 4.0-4.2 eV for ultrathin CaTiO3 layers. Growth studies to achieve crystalline CaTiO3 indicate a reduction of crystallization temperature from 640°C on SiO2 to 550°C on Pt. This reduction has been investigated in detail in transmission electron microscopy measurements, revealing a local and partial epitaxial growth of (111) CaTiO3 on top of (111) Pt surfaces. This preferential growth is beneficial to the electrical performance with an increased relative permittivity of 55 with the advantage of a low leakage current comparable to that in amorphous CaTiO3 layers. A detailed electrical analysis of capacitors with amorphous and crystalline CaTiO3 reveals a relative permittivity of 30 for amorphous and an excellent value of 105 for fully crystalline CaTiO3. The permittivity exhibits a quadratic dependence with applied electric field. Crystalline CaTiO3 shows a 1-3% drop in capacitance density and permittivity at a bias voltage of 1V, which is significantly lower compared to all results for SrTiO3 capacitors measured elsewhere. A capacitance equivalent thickness (CET) below 1.0 nm with current densities 1×10−8 A/cm2 have been achieved on carbon electrodes. Finally, CETs of about 0.5 nm with leakage currents of 1 × 10−7 A/cm2 on top of Pt/TiN fulfill the 2016 DRAM requirements following the ITRS road map of 2012. / Die Verkleinerung von elektronischen Bauelementen hin zu nanometerkleinen Strukturen beschreibt die unglaubliche Entwicklung der Computertechnologie in den letzten Jahrzehnten. In Ladungsspeicherkondensatoren, den größten Komponenten in Arbeitsspeichern, wurden dafür Dielektrika benötigt, die eine deutlich höhere Permittivität als SiO2 besitzen. ZrO2 wurde als geeignetes Dielektrikum eingeführt, um eine ausreichende Kapazität bei kleiner werdenen Strukturen sicherzustellen. Zur weiteren Verbesserung der Kapazitätsdichte pro Zellfläche konnten 3D Strukturen in die Chipherstellung integriert werden. Seit den 1990ern wurden parallel bedeutende Anstrengungen unternommen, um ZrO2 als Dielektrikum durch Materialien mit noch höherer Permittivität zu ersetzen. Nach Berechnungen stellt nun CaTiO3 eine mögliche Alternative dar, die eine weitere Verbesserung der Kapazität ermöglicht. Das Material besitzt eine deutlich höhere Permittivität und eine ausreichend große Bandlücke. Diese Arbeit beschäftigt sich deshalb mit Herstellung und detaillierter physikalischer und elektrischer Charakterisierung von extrem dünnen CaTiO3 Schichten. Zusätzlich wurden diverse Elektroden bezüglich ihrer Temperaturstabilität und der chemischen Stabilität untersucht, um kristallines CaTiO3 zu herhalten. Als eine optimale Elektrode stellte sich Pt auf TiN heraus. Physikalische Experimente an extrem dünnen CaTiO3 Schichten bestätigen die Bandlücke von 4,0-4,2 eV. Wachstumsuntersuchungen an kristallinem CaTiO3 zeigen eine Reduktion der Kristallisationstemperatur von 640°C auf SiO2 zu 550°C auf Pt. Diese Reduktion wurde detailliert mittels Transmissionselektronenmikroskopie untersucht. Es konnte für einige Schichten ein partielles lokales epitaktischesWachstum von (111) CaTiO3 auf (111) Pt gemessen werden. Dieses Vorzugswachstum ist vorteilhaft für die elektrischen Eigenschaften durch eine gesteigerte Permittivität von 55 bei gleichzeitig geringem Leckstrom vergleichbar zu amorphen Schichten. Eine genaue elektrische Analyse von Kondensatoren mit amorphen und kristallinem CaTiO3 ergibt eine Permittivität von 30 für amorphe und bis zu 105 für kristalline CaTiO3 Schichten. Die Permittivität zeigt eine quadratische Abhängigheit von der angelegten Spannung. Kristallines CaTiO3 zeigt einen 1-3% Abfall der Permittivität bei 1V, der wesentlich geringer ausfällt als vergleichbare Werte für SrTiO3. Eine zu SiO2 vergleichbare Schichtdicke (CET) von unter 1,0 nm mit Stromdichten von 1×10−8 A/cm2 wurde auf Kohlenstoffsubstraten erreicht. Mit Werten von 0,5 nm bei Leckstromdichten von 1×10−7 A/cm2 auf Pt/TiN Elektroden erfüllen die CaTiO3 Kondensatoren die Anforderungen der ITRS Strategiepläne für Arbeitsspeicher ab 2016.

近年來，企業行銷理論從傳統的將注意力放在吸引新顧客上，轉而變成留意舊顧客的維持，如何留住舊顧客，進而從舊顧客中找出具有高價值的顧客，與他們建立長期且有獲利性的關係，則是近年來企業營運及行銷關注的焦點。 本研究使用了顧客知識管理管理來提升企業實行顧客終身價值管理之效益，並提供了顧客維持度、顧客貢獻度，顧客市場區隔三個維度來分析顧客，能更精確的指出關鍵客群，以「記憶體模組產業」作為研究對象，主要係在探討記憶體模組產業之顧客關係管理及顧客價值管理。 本研究透過次級資料收集與分析，以產業分析架構來了解DRAM模組產業現況及趨勢，並以Cambell顧客知識能力模型及SWOT 分析等策略理論將資料作歸納與整理，最後以深度訪談方式來加強或修正次級資料所得到之結論，得出適合個案公司之終端顧客之顧客知識管理作業流程及資料模型，以做為建議企業營運發展策略之參考。 最後，以資料庫結構面、企業流程面、顧客關係管理面及顧客知識管理面四個構面來歸納總結研究。導入顧客知識管理與顧客終身價值管理流程之目標，在於增進個體戶之顧客滿意度及忠誠度，進而提升整體顧客終身價值，另一方面，除了能提供更完善的顧問及技術諮詢的服務，亦能經由市場區隔之分析，使得產品銷售策略更符合市場需求。 / Recently, Business marketing theory is changed to the customer retention.It is important that find out and pay attention to key customers. Enterprises look out for to keep old customer and find out the customer with high value from the old customer.They focus on establishing long-term relation of having profitability with customers. The research used as an example of P campany in the case study.Based on the benefit of customer knowledge management and customer lifetime value,this study is mainly probed DRAM module industry’s customer ralation management and customer lifetime value .Then, it used customer’s retention degree, customer's contribution degree and market segmentation to analyse customers’ behavior. This research collected and analysed through the secondery materials and the analysis was based on industry analysis models such as Cambell’s customer knowledge ability model and the SWOT analysis model to analyze the pros and cons of DRAM industry’s trend and present situation.Then,the study strengthen or revise the conclusion by way of depth interview finally and get ideal end customer knowledge management workflow and data model of end customer ,regard it as the reference of enterprise's strategy. Above all, this sudy use four aspect such as database structue、enterprise’s workflow、CRM and CKM to summarize. The purpose of establishing the procedure of customer knowledge management and customer lifetime value is to improve the customer satisfaction and loyalty, and then emhance whole customer lifetime value.On the other hand, except to offer better services and consultation, Enterprises also can gain more revenue by market segementation and product position.

Durant les 5 dernières décennies, les technologies CMOS se sont imposées comme méthode de fabrication principale pour les circuits semi-conducteurs intégrés avec notamment le transistor MOSFET. Néanmoins, la miniaturisation de ces transistors en technologie CMOS sur substrat massif atteint ses limites et a donc été arrêtée. Les filières FDSOI apparaissent comme une excellente alternative permettant une faible consommation et une excellente maîtrise des effets électrostatiques dans les transistors MOS, même pour les nœuds technologiques 14 et 28 nm. Cependant, la pente sous le seuil (60 mV/décade) du MOSFET ne peut pas être améliorée, ce qui limite la réduction de la tension d’alimentation. Cette restriction a motivé la recherche de composants innovants pouvant offrir des déclenchements abrupts tels que le Z2-FET (Zéro pente sous le seuil et Zéro ionisation par impact), Z2-FET DGP (avec double Ground Plane) et Z3-FET (Zéro grille avant). Grace à leurs caractéristiques intéressantes (déclenchement abrupte, faible courant de fuite, tension de déclenchement ajustable, rapport de courant ION/IOFF élevé), les dispositifs à modulation de bandes peuvent être utilisés dans différentes applications. Dans ce travail, nous nous sommes concentrés sur la protection contre les décharges électrostatiques (ESD), la mémoire DRAM embarquée sans capacité de stockage, et les interrupteurs logiques. L’étude des mécanismes statique et transitoire ainsi que des performances de ces composants a été réalisée grâce à des simulations TCAD détaillées, validées systématiquement par des résultats expérimentaux. Un modèle de potentiel de surface pour les trois dispositifs est également fourni. / During the past 5 decades, Complementary Metal Oxide Semiconductor (CMOS) technology was the dominant fabrication method for semiconductor integrated circuits where Metal Oxide Semiconductor Field Effect Transistor (MOSFET) was and still is the central component. Nonetheless, the continued physical downscaling of these transistors in CMOS bulk technology is suffering limitations and has been stopped nowadays. Fully Depleted Silicon-On-Insulator (FDSOI) technology appears as an excellent alternative that offers low-power consumption and improved electrostatic control for MOS transistors even in very advanced nodes (14 nm and 28 nm). However, the 60 mV/decade subthreshold slope of MOSFET is still unbreakable which limits the supply voltage reduction. This motivated us to explore alternative devices with sharp-switching: Z2-FET (Zero subthreshold slope and Zero impact ionization), Z2-FET DGP (with Dual Ground Planes) and Z3-FET (Zero front-gate). Thanks to their attractive characteristics (sharp switch, low leakage current, adjustable triggering voltage and high current ratio ION/IOFF), band-modulation devices are envisioned for multiple applications. In this work, we focused on Electro-Static Discharge (ESD) protection, capacitor-less Dynamic Random Access Memory and fast logic switch. The DC and transient operation mechanisms as well as the device performance are investigated in details with TCAD simulations and validated with systematic experimental results. A compact model of surface potential distribution for all Z-FET family devices is also given.

In order to resolve the Al void formation originated from the severe stress issues in dynamic random access memory (DRAM), double-deposited-aluminum (DDA) layer process was proposed. This novel metallization process can be effectively and simply performed with the native oxide such as Al 2 O 3 between upper and lower Al metal layer by ex-situ deposition technique. We could effectively control the Al void by adapting the DDA layers with different grain structure. From this novel metallization process, we have confirmed the optimal thickness of Al barrier metal to 100Å to be free from Al voids, which makes it possible to improve the static refresh characteristics of DRAM by 17%.

Sammanfattning: SAAB Communication i Linköping sysslar med konsultverksamhet mot ett flertal nationella och internationella företag inom både den civila och militära sektorn. Fokus ligger på flyget med uppdrag inom telesystem, radiosystem, signaturanpassning, EMC, atmosfärisk påverkan mm. I det sistnämnda ingår även kosmisk strålnings inverkan på elektronik. Den fortsatta miniatyriseringen av elektronik, speciellt minneselektronik leder till ökad känslighet mot den kosmiska partikelstrålningen som ständigt regnar ner på jorden, därför är det extra noga att minnen testas innan de sätts i bruk vid flygburna system. Syftet med detta examensarbete är att konstruera en provplattform som registrerar fel som uppkommer i ett DDR2 SDRAM minne vid påverkan av den ovannämnda strålningen. Detta examensarbete är en vidareutveckling av en provplattform baserad på en FPGA – lösning. Eftersom denna provplattform saknade stöd för den snabbare minnestypen DDR2 SDRAM, blev syftet med detta examensarbete att ta fram en ny plattform som stödjer denna typ av minne. Den nya provplattformen är en PowerPC baserad lösning från Freescale Semiconductor®. Provplattformen kommer att anslutas till en PC som kör ett program som analyserar antalet detekterade minnesfel, typ av fel samt hur många neutroner minnet har blivit utsatt för under testet. Mjukvaruutvecklingen implementeras i programmeringsspråken assembler samt C. Innan testet av minnet påbörjas, fylls minnet med ett förbestämt bitmönster, om förändringar av bitmönstret sker vid bestrålning av minnet kommer dessa ändringar att registreras tillsammans med den minnesadress där felet inträffade. Abstract: SAAB Communication in Linköping offers consulting toward several national and international companies, both within the civilian and the military market. Focus is in the field of avionics and deals with telecommunication system, radio system, signature adaption, EMC, atmospheric impact etc. The later also includes the influence of cosmic radiation in electronics. The oncoming miniaturisation of electronics, especially within the memory fields causes an increased susceptibility of cosmic radiation that constantly hits our planet, therefore it is of great importance that memories is to be tested before used in airborne systems. The purpose of this thesis is to construct a test platform in order to register faults that occur in a DDR2 SDRAM memory under influence of the mentioned radiation. This thesis is further development of a test platform previously based on a FPGA – solution. Since this test platform had not to support for the more rapidly type of memory as DDR2 SDRAM, the purpose of this thesis became to develop a new platform with support for this type of memory. This new test platform is based on PowerPC from Freescale Semiconductor® The test platform will be connected to a PC running a program that counts the number of detected memory faults, recognises a type of error and records the number of neutrons that the memory has been exposed to during the test. The software is implemented in the programming languages assembler and C. The tested memory will be loaded with a predetermined bit pattern before the test begins, if a change in the bit pattern is detected during exposure of radiation, these faulty bit patterns will be registered together with the memory address where the error has occurred. / Andreas Skoglund Gustav adolfsg. 4 58220 Linköping 0739-230620 ti00ask@student.bth.se, andreas.skoglund@gmail.com, andreas.skoglund@saabgroup.com

敝人在景氣波動劇烈的半導體產業工作逾十二年，除了對產業本身有一定的了解外，卻往往忽略了半導體產業的籌資工具對員工分紅暨投資理財的影響。畢竟，舉凡員工認購權證、股票股利政策、可轉換公司債、海外可轉債等看似公司的財務籌措手段之一，然而在此計算的背後，盡是與原始股東有著密不可分的關係。 因此敝人想藉由此一主題的研究，搭起金融工具與電子產業特性的橋樑，不僅在個人的投資理財技術上能有所增進，也希望為大多數的”非核心”股東，一窺公司治理在財務操作上所引發的意涵。 故本研究目的包括：（1）資本市場融資與企業財務特性：為求穩健經營，企業籌資管道除了考慮本身的負債比率與股權結構外，也必須在面對不同生命周期時對資金需求迥異而選擇特定的籌資工具（2）DRAM產業背景介紹：之所以選擇DRAM作為研究的標的，除了與敝人多年的工作經驗有關外，更重要的是藉由此一波動幅度極大的產業來凸顯近來衍生出的金融工具—ECB的本質與市場波動的關聯性 ( 3 ) 個案討論：以南亞科技發行ECB為例，探討發行前後與股價之表現與關係，同時市場對景氣的預測以及定價模型的適切性給予投資人什麼樣的景氣符號 ( 4 ) 在文末的結論與建議，希望提出兩個構面的建議：一是對發行者而言，是否有其他更適切的籌資管道；二是對投資者而言，如何去解讀公司治理團隊所欲釋放的市場訊息。 本研究採個案研究法，僅以台灣DRAM產業中的代表性公司—南亞科技為例，以剖析ECB籌資工具與波動性大的DRAM製造商，是否如理論般地符合ECB特性的發行公司；尤有甚者，發行後公司表現是否也符合市場期待。

本文運用Fried et al.(2002)所提出的三階段資料包絡法，以2000年至2008年台灣上市上櫃DRAM產業廠商為研究對象，建立實證模型，第一階段以原始資料求得調整前的原始效率值，第二階段摒除設廠年齡、母子公司、董監持股質押比例、911恐怖攻擊事件、2008金融海嘯等外生變數與運氣因素對管理效率的影響，將調整後的投入量再重新代入DEA，可得到調整後第三階段之效率值，求得單純管理上的真實效率值。實證結果顯示，第二階段SFA迴歸估計結果顯示，外生變數與隨機干擾因素的確對投入差額與管理效率存在顯著影響。（1）設廠年齡；（2）母子公司；（3）董監事持股質押比例；（4）2008金融海嘯等均使投入差額提高，降低經營效率。911恐怖攻擊事件，對固定資產投入差額有顯著正相關，對員工人數投入差額有顯著負相關，即該事件對投入差額的影響方向不相同。第三階段廠商的無效率主要來自於生產規模未達最適，即生產規模未達最適狀態，乃是台灣DRAM廠商經營無效率的主因。另以Wilcoxon signed ranks test 檢驗，廠商在技術效率、純技術效率、規模效率方面，調整前（第一階段估計求得）與調整後（第三階段估計求得）所估計的效率皆存在顯著差異，意指為衡量DRAM廠商經營效率，考量外生變數確實有其必要性。

隨著總體環境不確定性日益增加，企業是否具有因應變動的能力，做出符合環境變動需要之回應，進而在高度競爭的環境下維持競爭優勢，已顯得格外重要。2008年發生的金融危機，對許多產業的廠商造成極嚴峻挑戰。本研究將針對高科技的DRAM產業進行研究，該產業具有高資本密集、高技術密集以及景氣循環明顯等特色。因此，具備因應外在環境變動的能力，對於廠商能否永續經營，扮演了非常關鍵的角色。 故本研究以DRAM產業中具代表性企業的採購組織為例，透過相關文獻探討，以動態能耐的「組織與管理程序」、「地位」及「路徑」三大構面，對個案公司進行動態能耐的辨識，並透過採購策略的擬定與執行，進一步對採購績效產生影響作一深入研究。然而，一個具有動態能耐的採購組織，透過採購策略達成採購績效的過程中，將形成該採購組織的獨特經驗，不論此經驗是好是壞，皆會促使該組織進一步的改善與學習，採購組織的動態能力亦將隨之改變，並再次調整其採購策略。本研究特別強調在金融危機前後，採購組織其動態能耐的調整與改變，以因應外在環境的劇烈變動。 本研究採用個案研究與專家深入訪談，並以次級資料加以佐證。本研究所獲得的研究結論如下： 結論一：外在環境、時間發展、組織文化、組織策略改變以及高階領導人態度，是採購組織發展動態能耐的關鍵因素 結論二：非財務面績效指標的量化，可以讓組織進行更公平的績效考核 結論三：組織具備良好的動態能耐是制定與執行正確採購策略的關鍵因素 結論四：正確的採購策略擬定與制定有助於採購績效的提升 結論五：企業所擁有的獨特動態能耐愈多，愈有助於企業快速調整其採購策略，以因 應快速變化的外在環境，維持企業之競爭優勢。 最後本研究進一步提出後續在學術研究領域以及實務工作相關之採購策略發展建議。

Les DRAMs sont des mémoires fréquemment utilisées dans les systèmes aéronautiques et spatiaux. Leur tenue aux radiations doit être connue pour satisfaire les exigences de fiabilité des applications critiques. Ces évaluations sont traditionnellement faites en accélérateur de particules. Cependant, les composants se complexifient avec l'intégration technologique. De nouveaux effets apparaissent, impliquant l'augmentation des temps et des coûts de test. Il existe une solution complémentaire, le laser impulsionnel, qui déclenche des effets similaires aux particules. Grâce à ces deux moyens de test, il s'est agi d'étudier les principaux modes de défaillance des DRAMs liés aux radiations : les SEUs (Single Event Upset) dans les plans mémoire, et les SEFIs (Single Event Functional Interrupt) dans les circuits périphériques. L'influence des motifs de test sur les sensibilités SEUs et SEFIs selon la technologie utilisée a ainsi été démontrée. L'étude a de plus identifié l'origine des SEFIs les plus fréquents. En outre, des techniques de test laser ont été développées pour quantifier les surfaces sensibles des différents effets. De ces travaux a pu être dégagée une nouvelle méthodologie de test destinée à l'industrie. Son objectif est d'optimiser l'efficacité et le coût des caractérisations, grâce à l'utilisation de l'outil laser de façon complémentaire aux accélérateurs de particules. Enfin, une nouvelle solution de tolérance aux fautes est proposée : basée sur la propriété des cellules DRAMs d'être immune aux radiations lorsqu'elles sont déchargées, cette technique permet la correction de tous les bits d'un mot logique.

<p>Nuclear particles hitting the silicon in a electronic device can cause a change in the data in a memory bit cell or in a flip-flop. The device is still working, but the data is corrupted and this is called a soft error. A soft error caused by a single nuclear particle is called a single event upset and is a growing problem. Research is ongoing at Saab aiming at how susceptible random access memories are to protons and neutrons.</p><p>This thesis describes the development of equipment for measuring cosmic-ray effects on DRAM in laboratories. The system is built on existing hardware with a FPGA as the core unit. A short history of soft errors is also given and what causes it. How a DRAM works and basic operation is explained and the difference between a SRAM. The result is a working system ready to be used.</p>