Le carbure de silicium (SiC) possède plusieurs propriétés exceptionnelles comme une large bande interdite, un champ électrique critique et une vitesse de saturation des porteurs élevée pour remplacer le silicium (Si) dans des domaines de fonctionnement jusque-là inaccessibles avec le Si. Un nombre important de démonstrateurs des composants de puissance en SiC faisant état de performances remarquables ainsi que la disponibilité commerciale des composants en SiC confirment la maturité de la filière SiC et montrent les progrès technologiques réalisés au cours des dernières années. Cependant, il existe peu d’études sur les coefficients d’ionisation du SiC, lesquels sont pourtant indispensables pour prévoir précisément la tenue en tension des composants de puissance en SiC. Ce travail contribue donc à mieux déterminer ces coefficients. Pour cela, un bon nombre de diodes spécialement conçues pour la détermination des coefficients d’ionisation du SiC par la technique OBIC (Optical Beam Induced Current) ont été réalisées sur différents wafers de SiC-4H et de SiC-6H, deux polytypes courant du SiC. Cette technique repose sur un faisceau de laser ultraviolet qui génère des paires électrons-trous dans la zone de charge d’espace d’une diode sous test. La mesure du courant résultant permet d’accéder aux coefficients d’ionisation. A partir des mesures OBIC sur les diodes réalisées, nous avons pu déduire les coefficients pour ces deux polytypes du SiC. Plus particulièrement, les coefficients d’ionisation du SiC-4H sont déterminés dans une large gamme de champ électrique grâce aux mesures sur les différents dopages. Les paramètres des coefficients déterminés dans ce travail peuvent être utilisés en conception de dispositifs haute tension pour prédire plus précisément l’efficacité de leur protection périphérique. / Silicon carbide (SiC) has several exceptional properties as a wide band-gap, a high critical electric field and a high saturation velocity of carriers to replace silicon (Si) in the applications previously inaccessible with Si. A significant number of SiC power devices showing outstanding performances and the commercial availability of SiC devices confirm the maturity of SiC industry and show the SiC technological advances in recent years. However, there are few studies on the ionization coefficients in SiC, which nevertheless essential to accurately predict the breakdown voltage of SiC power devices. This work contributes to better determine these coefficients. For this, numerous diodes which are specifically designed for the determination of ionization coefficients in SiC by using OBIC (Optical Beam Induced Current) technique were realized on different wafers of 4H-SiC and 6H-SiC, two usual polytypes of SiC. This technique relies on an ultraviolet laser beam which generates electron-hole pairs in the space charge region of a diode under test. The resulting current measurement provides access to the ionization coefficients. From OBIC measurements performed on the diodes, we were able to deduce the ionization coefficients for the both polytypes of SiC. In particular, the ionization coefficients for 4H-SiC are determined in a wide range of electric field through measurements on devices with different doping level. The parameters of ionization coefficients determined in this work can be used in design of high voltage devices to predict more accurately the efficiency of periphery protections.

Les études qui seront présentées dans le cadre de cette thèse portent sur le développement et l’optimisation des techniques pour la modélisation compacte des transistors bipolaires à hétérojonction (TBH). Ce type de modélisation est à la base du développement des bibliothèques de composants qu’utilisent les concepteurs lors de la phase de simulation des circuits intégrés. Le but d’une technologie BiCMOS est de pouvoir combiner deux procédés technologiques différents sur une seule et même puce. En plus de limiter le nombre de composants externes, cela permet également une meilleure gestion de la consommation dans les différents blocs digitaux, analogiques et RF. Les applications dites rapides peuvent ainsi profiter du meilleur des composants bipolaires et des transistors CMOS. Le défi est d’autant plus critique dans le cas des applications analogiques/RF puisqu’il est nécessaire de diminuer la puissance consommée tout en maintenant des fréquences de fonctionnement des transistors très élevées. Disposer de modèles compacts précis des transistors utilisés est donc primordial lors de la conception des circuits utilisés pour les applications analogiques et mixtes. Cette précision implique une étude sur un large domaine de tensions d’utilisation et de températures de fonctionnement. De plus, en allant vers des nœuds technologiques de plus en plus avancés, des nouveaux effets physiques se manifestent et doivent être pris en compte dans les équations du modèle. Les règles d’échelle des technologies plus matures doivent ainsi être réexaminées en se basant sur la physique du dispositif. Cette thèse a pour but d’évaluer la faisabilité d’une offre de modèle compact dédiée à la technologie avancée SiGe TBH de chez ST Microelectronics. Le modèle du transistor bipolaire SiGe TBH est présenté en se basant sur le modèle compact récent HICUMversion L2.3x. Grâce aux lois d’échelle introduites et basées sur le dessin même des dimensions du transistor, une simulation précise du comportement électrique et thermique a pu être démontrée.Ceci a été rendu possible grâce à l’utilisation et à l’amélioration des routines et méthodes d’extraction des paramètres du modèle. C’est particulièrement le cas pour la détermination des éléments parasites extrinsèques (résistances et capacités) ainsi que celle du transistor intrinsèque. Finalement, les différentes étapes d’extraction et les méthodes sont présentées, et ont été vérifiées par l’extraction de bibliothèques SPICE sur le TBH NPN Haute-Vitesse de la technologie BiCMOS avancée du noeud 55nm, avec des fréquences de fonctionnement atteignant 320/370GHz de fT = fmax. / The aim of BiCMOS technology is to combine two different process technologies intoa single chip, reducing the number of external components and optimizing power consumptionfor RF, analog and digital parts in one single package. Given the respectivestrengths of HBT and CMOS devices, especially high speed applications benefit fromadvanced BiCMOS processes, that integrate two different technologies.For analog mixed-signal RF and microwave circuitry, the push towards lower powerand higher speed imposes requirements and presents challenges not faced by digitalcircuit designs. Accurate compact device models, predicting device behaviour undera variety of bias as well as ambient temperatures, are crucial for the development oflarge scale circuits and create advanced designs with first-pass success.As technology advances, these models have to cover an increasing number of physicaleffects and model equations have to be continuously re-evaluated and adapted. Likewiseprocess scaling has to be verified and reflected by scaling laws, which are closelyrelated to device physics.This thesis examines the suitability of the model formulation for applicability to production-ready SiGe HBT processes. A derivation of the most recent model formulationimplemented in HICUM version L2.3x, is followed by simulation studies, whichconfirm their agreement with electrical characteristics of high-speed devices. Thefundamental geometry scaling laws, as implemented in the custom-developed modellibrary, are described in detail with a strong link to the specific device architecture.In order to correctly determine the respective model parameters, newly developed andexisting extraction routines have been exercised with recent HBT technology generationsand benchmarked by means of numerical device simulation, where applicable.Especially the extraction of extrinsic elements such as series resistances and parasiticcapacitances were improved along with the substrate network.The extraction steps and methods required to obtain a fully scalable model library wereexercised and presented using measured data from a recent industry-leading 55nmSiGe BiCMOS process, reaching switching speeds in excess of 300GHz. Finally theextracted model card was verified for the respective technology.

Nous présentons dans ce document, notre étude de la conception et la réalisation de VMOS et de diodes Schottky et JBS en carbure de silicium. Ce travail nous a permis d'optimiser et de fabriquer des diodes utilisant une barrière Schottky en Tungsten de différentes tenues en tension entre 1,2kV et 9kV. De plus, notre étude du VMOS nous a permis d'identifier la totalité des problèmes auxquels nous faisons face. Ainsi, nous avons pu améliorer ces composants tout en essayant de nouveaux designs tels que le VIEMOS et l'intégration monolithique de capteurs de temperature et de courant. / In this document, we present ou study about the conception and realization of VMOS and Schottky and JBS Diodes on Silicon Carbide. This work allowed us optimize and fabricate diodes using Tungsten as Schottky barrier on both Schottky and JBS diodes of different blocking capability between 1.2kV and 9kV. Moreover, our study of the VMOS, by considering the overall fabrication process, has permitted to identify the totality of the problems we are facing. Thusly we could ameliorate the devices and try new designs as the VIEMOS or the monolithic integration of temperature and current sensors.

Ce manuscrit présente l'intégration conjointe d'un banc de mesure de bruit de phase et de résonateurs BAW sur lesquels doit s'effectuer la mesure. Une tendance actuelle vise à intégrer à côté de systèmes plus ou moins complexes, des circuits permettant d'en faciliter les tests. L'intégration du banc de mesure de bruit de phase permet de nous affranchir des contraintes provenant de la mesure externe sous pointes et du coût élevé associé. L'intégration simultanée des circuits de tests avec les systèmes à mesurer, permet également d'exploiter pleinement les possibilités d'appariement de composants disponibles sur un même substrat. Ce type de mesure On-Chip simplifie considérablement la procédure de test, en minimisant l'utilisation de matériel de mesure externe encombrant et de coût élevé. Elle évite aussi les dispersions inhérentes à l'utilisation de composants discrets externes, offrant la possibilité de suivre facilement l'évolution des caractéristiques du système, soit dans le temps, soit après divers types de dégradations. Cette mesure intégrée conduit naturellement à la conception de circuits autotestables, et donc autoreconfigurables. Notre travail de thèse a consisté à définir l'architecture, ainsi que le dimensionnement des différents éléments du banc de mesure, en fonction de la précision de mesure souhaitée. Nous avons montrer qu'un système d'instrumentation performant peut s'intégrer dans une technologie SiGe standard.

Dans cette thèse, de nouvelles stratégies pour la préparation de matériaux de type Metal-Organic-Frameworks (MOF) ont été étudiés et développés. L’électrodeposition bipolaire indirecte (IBED) a été utilisé pour préparer ZIF-8 et HKUST-1 sur des substrats métalliques de façon simple et avec une sélectivité spatiale. Ce concept devrait pouvoir être généralisée pour la synthèse de nombreux autres composés MOF, permettant ainsi une synthèse pas chère et verte, conduisant à de nouvelles générations de composites de type Janus basés sur des MOFs. En outre, des électrodes avec une structure hiérarchique macro-/ microporeux de HKUST-1 ont été préparées par une technique de dissolution-dépôt électrochimique. L'approche de synthèse mis au point est très pratique en ce qui concerne la durée des expériences, et ouvre diverses applications pour les MOFs. Enfin des nanoparticules de métaux nobles sur un substrat à base de MIL-101 ont été préparées comme la dernière partie de l'étude expérimentale par dépôt colloïdal. Ce concept peut être généralisé pour la synthèse d'autres composites nanoparticules métalliques / MOF, et pourrait améliorer l'activité catalytique des MOFs. En dehors de l'étude expérimentale, afin de comprendre mieux la catalyse de matériaux MOF, le comportement catalytique de Cu (II) dans le MOF-505 a été théoriquement étudié pour la réaction d'aldolisation Mukayiama par la théorie de densité fonctionnelle et comparé à celui d'un autre catalyseur, Cu-ZSM-5. En outre, le comportement catalytique d'amas homo- et hétéro-bimétalliques, qui sont des complexes métalliques qui représentent les agrégats métalliques dans les MOFs, a également été étudié théoriquement pour la réaction de cycloaddition de dioxyde de carbone et des oxydes d'éthylène. / In this thesis, new strategies for the preparation of Metal 0rganic Frameworks (MOF) materials with designed structures were studied and developed. Indirect bipolar electrodeposition (IBED) was used to prepare ZIF-8 and HKUST-1 on metal substrates in a straightforward and site-selective way. This concept is expected to be able to be generalized for the synthesis of many other MOF compounds, thus allowing a cheap and green synthesis, leading to new generations of MOF-based Janus-type composites. Furthermore, rationally designed hierarchical macro-/microporous HKUST-1 electrodes were prepared via an electrochemical dissolution-deposition technique. The developed synthesis approach is very practical in terms of the time consumption, and opens up MOFs for various applications. Finally, MIL-101-supported noble metal nanoparticles were prepared as the last part of the experimental studies via a simple colloidal deposition technique. This concept might be generalized for the synthesis of other metal nanoparticle/MOF composites, and might improve the catalytic activity of MOFs. Apart from the experimental study, in order to gain a deeper insight into the catalysis of MOF materials, the catalytic behavior of Cu(II) in the paddle-wheel unit of MOF-505 was theoretically investigated for the Mukaiyama aldol reaction via the density functional theory and compared to that of another catalyst, Cu-ZSM-5 zeolite. Besides, the catalytic behavior of homo-metallic clusters and hetero-bimetallic clusters, that are the metal complexes representing the metal clusters in MOFs, were also theoretically investigated for the cycloaddition reaction of carbon dioxide and ethylene oxides.

Le développement de la plaque bipolaire - PB -métallique nécessite une amélioration des propriétés du matériau qui la constitue. L'utilisation de l'acier implique une meilleure compréhension du film passif - FP. En effet, le cahier des charges de la PB demande une bonne conduction électronique ainsi qu'une longue durée de vie. L'amélioration de ces paramètres passe par une meilleure corrélation et compréhension entre les propriétés semi-conductrices et la résistance à la corrosion. La difficulté liée à l'étude de la passivation réside dans les nombreux phénomènes modifiant le comportement du film passif. De nombreux modèles présentés dans la littérature peuvent être utilisés pour caractériser la passivation. L'un des principaux, le Modèle de Défauts Ponctuels de D. D. Macdonald (Point Defect Model - PDM), décrit le FP à partir d'une série de réactions électrochimiques se déroulant à l'interface métal/oxyde et à l'interface oxyde/électrolyte. La réactivité est limitée par le transport de matière à travers l'oxyde. Après une étude bibliographique, ce phénomène semble être un paramètre discriminant dans le choix des modèles. Une méthode de sélection permettant une utilisation de chacun de ces modèles en fonction de leurs spécificités est proposée. Ainsi, cette méthode est basée sur la corrélation entre la mesure du transport de matière à partir des équations du PDM et l'analyse des Spectres d'Impédance Electrochimique (SIE). Le PDM caractérisant le transport de matière indépendamment de la SIE, il devient possible de déterminer le bien-fondé de la prise en compte de celui-ci dans les mesures de spectroscopie d'impédance électrochimique. L'évolution de la densité du porteur de charge majoritaire avec le potentiel de formation de l'oxyde permet d'accéder au coefficient de transport à partir des équations du PDM. Connaissant l'épaisseur de l'oxyde par des mesures XPS, la constante de temps et la fréquence caractéristique peuvent être déterminées. Sur la base de ces deux valeurs, un modèle descriptif d'analyse des spectres est sélectionné en évitant le sur-paramétrage. Cette méthode est appliquée d’abord à un matériau modèle, le chrome pur exposé à un milieu acide (pH 2), à différentes températures (30°C et 80°C). Elle valide la nécessité de la prise en compte du transport de matière à 80°C ainsi que la présence d'une surface composée d'une couche d'oxyde interne et d'une couche d'hydroxyde externe. Dans un second temps, cette méthode est utilisée sur un matériau industriel, un acier de type AISI 316L, à différents pH (1,2 et 3) et à différentes températures (30°C et 80°C). Elle a permis de décrire l'oxyde en surface comme une jonction p-n prenant en compte une couche riche en chrome interne avec un gradient de concentration de fer. Cette méthode a permis de caractériser de manière approfondie l'acier de type AISI 316L. Bien que ne concernant que le substrat, cette étape est déterminante dans l'amélioration des performances des PB métalliques. / Developments in metallic bipolar plate, to apply more widely fuel cells, require an improved of the constitutive material. The use of stainless steel calls for a good understanding of the passive film. The required specifications are for good electrical conductivity and a long life-time. Those two parameters correspond to a correlation between the semiconductive properties and the good corrosion behavior. Nevertheless, the main problems of the passivity lie on the multiplicity of the phenomena that alter the passive film behavior. Numerous models described in the literature can be used to characterize the passivation. The Point Defect Model (PDM) describes the passivation through electrochemical reactions at the metal / oxide and at the oxide / electrolyte interfaces. The reactivity is limited by mass transport through the oxide. From the literature, those phenomena seems to be a discriminating parameter in the choice of a model. The selective method proposed allows us to use each model taking into account their specifics. This methodology is based on the correlation between the mass transport characterization, thanks to the PDM, and the analysis of the Electrochemical Impedance Spectroscopy (EIS). The PDM determines the transport coefficient apart from EIS measurements, so to validate the consideration of the mass transport during the analysis of the electrochemical impedance spectra. The evolution of the main charge carrier density as a function of the oxide formation potential allows us to calculate the transport coefficient from PDM equations. Thanks to the thickness of the oxide (determined by X-ray Photoelectron Spectroscopy), the time constant of the mass transport is determined. Based on this value, a descriptive model is used to analyze the EIS data, avoiding overparametrization. This method is applied first on a model material, pure chromium exposed to acidic solution (pH 2) at several temperatures (30°C and 80°C). It shows that the mass transport has to be taken into account at 80°C and the EIS model considers an inner chromium oxide layer and an outer chromium hydroxide. Secondly, the method is used to characterize an industrial material, AISI 316L stainless steel, at several pH (1, 2 and 3) and at several temperatures (30°C and 80°C). In this case, the oxide is describe as a p-n semiconductor junction with an chromium rich inner layer and an outer iron rich layer. The present methodology permits to deeply characterize the AISI 316L stainless steel. Even if this study concerns the substrate, this step is decisive to improve the performances of the metallic bipolar plates

L'objectif principal de cette thèse est de proposer et d'évaluer une nouvelle architecture de Transistor Bipolaire à Héterojonction (TBH) Si/SiGe s’affranchissant des limitations de l'architecture conventionnelle DPSA-SEG (Double-Polysilicium Self-Aligned, Selective Epitaxial Growth) utilisée dans la technologie 55 nm Si/SiGe BiCMOS (BiCMOS055) de STMicroelectronics. Cette nouvelle architecture est conçue pour être compatible avec la technologie 28-nm FD-SOI (Fully Depleted Si-licon On Insulator), avec pour objectif d'atteindre la performance de 400 GHz de fT et 600 GHz de fMAX dans ce noeud. Pour atteindre cet objectif ambitieux, plusieurs études complémentaires ont été menées: 1/ l'exploration et la comparaison de différentes architectures de TBH SiGe, 2/ l'étalonnage TCAD en BiCMOS055, 3/ l'étude du budget thermique induit par la fabrication des technologies BiCMOS, et finalement 4/ l'étude d'une architecture innovante et son optimisation. Les procédés de fabrication ainsi que les modèles physiques (comprenant le rétrécissement de la bande interdite, la vitesse de saturation, la mobilité à fort champ, la recombinaison SRH, l'ionisation par impact, la résistance distribuée de l'émetteur, l'auto-échauffement ainsi que l’effet tunnel induit par piégeage des électrons), ont été étalonnés dans la technologie BiCMOS055. L'étude de l’impact du budget thermique sur les performances des TBH SiGe dans des noeuds CMOS avancés (jusqu’au 14 nm) montre que le fT maximum peut atteindre 370 GHz dans une prochaine génération où les profils verticaux du BiCMOS055 seraient ‘simplement’ adaptés à l’optimisation du budget thermique total. Enfin, l'architecture TBH SiGe EXBIC, prenant son nom d’une base extrinsèque épitaxiale isolée du collecteur, est choisie comme la candidate la plus prometteuse pour la prochaine génération de TBH dans une technologie BiCMOS FD-SOI dans un noeud 28 nm. L'optimisation en TCAD de cette architecture résulte en des performances électriques remarquables telles que 470 GHz fT et 870 GHz fMAX dans ce noeud technologique. / The ultimate objective of this thesis is to propose and evaluate a novel SiGe HBT architec-ture overcoming the limitation of the conventional Double-Polysilicon Self-Aligned (DPSA) archi-tecture using Selective Epitaxial Growth (SEG). This architecture is designed to be compatible with the 28-nm Fully Depleted (FD) Silicon On Insulator (SOI) CMOS with a purpose to reach the objec-tive of 400 GHz fT and 600 GHz fMAX performance in this node. In order to achieve this ambitious objective, several studies, including the exploration and comparison of different SiGe HBT architec-tures, 55-nm Si/SiGe BiCMOS TCAD calibration, Si/SiGe BiCMOS thermal budget study, investi-gating a novel architecture and its optimization, have been carried out. Both, the fabrication process and physical device models (incl. band gap narrowing, saturation velocity, high-field mobility, SRH recombination, impact ionization, distributed emitter resistance, self-heating and trap-assisted tunnel-ing, as well as band-to-band tunneling), have been calibrated in the 55-nm Si/SiGe BiCMOS tech-nology. Furthermore, investigations done on process thermal budget reduction show that a 370 GHz fT SiGe HBT can be achieved in 55nm assuming the modification of few process steps and the tuning of the bipolar vertical profile. Finally, the Fully Self-Aligned (FSA) SiGe HBT architecture using Selective Epitaxial Growth (SEG) and featuring an Epitaxial eXtrinsic Base Isolated from the Collector (EXBIC) is chosen as the most promising candidate for the 28-nm FD-SOI BiCMOS genera-tion. The optimization of this architecture results in interesting electrical performances such as 470 GHz fT and 870 GHz fMAX in this technology node.

Ce travail de thèse s’inscrit dans le cadre d’un projet Français « VéLo » qui est une collaboration entre l’industriel STMicroelectronics et plusieurs laboratoires dont les laboratoires IMS-bordeaux et LAAS. Le but du projet est de concevoir un prototype de radar anticollision millimétrique. Dans ce travail un synthétiseur de fréquence est implémenté. Ce dernier sera intégré dans la chaine de réception du démonstrateur. Une étude bibliographique des architectures classiques de système de radiocommunication a été réalisée. Des exemples d’architectures rencontrées dans le domaine millimétrique ont été étudiés.L’objet principal de cette thèse est l’étude des oscillateurs synchronisés par injection ILO. L’objectif est de réaliser un oscillateur verrouillé par injection qui sera piloté par un oscillateur de fréquence plus basse possédant des caractéristiques de stabilité et de bruit meilleures.Dans ce travail de thèse, le mécanisme de verrouillage des oscillateurs par injection a été décrit. Un modèle de synchronisation par injection série, basé sur la théorie de Huntoon Weiss et inspiré du travail de Badets réalisé sur les oscillateurs synchrones verrouillés par injection parallèle, est proposé. La théorie établie a permis d’exprimer la plage de synchronisation en fonction de la topologie utilisée et des composants de la structure. La validité de la théorie a été évaluée par la simulation de la structure. Les résultats présentés montrent une bonne concordance entre la simulation et la théorie et permettent de valider le principe de synchronisation par injection. La faisabilité de l’intégration d’un ILO millimétrique synchronisé par l’harmonique d’un signal de référence de fréquence plus basse a été démontrée expérimentalement. Le synthétiseur de fréquence est réalisé en technologie BiCMOS 130nm pour des applications millimétriques de STMicroelectronics. Ce dernier opère dans une plage de 2GHz autour de la fréquence 82,5GHz. Les performances en bruit du synthétiseur sont satisfaisantes. Le bruit de phase de l’ILO recopie celui du signal injecté. Les équipements de mesures utilisés, le bruit de phase de l’oscillateur atteint des valeurs inférieures à -110dBc/Hz à 1MHz de la porteuse. / This thesis is a part of a French project "VELO". The project is collaboration between STMicroelectronics and several laboratories including IMS-Bordeaux and LAAS laboratories. The aim of this project is to achieve a prototype of millimeter anti-collision radar. In this work a frequency synthesizer is implemented. This circuit will be incorporated in the reception chain of the demonstrator. A bibliographical study of classical architecture was completed. Examples of architectures encountered in the millimeter frequency range have been studied. The purpose of this thesis is to study the phenomena of synchronization in oscillators. The objective is to design an injection locked oscillator ILO driven by another oscillator, the second oscillator operates at lower frequency and offers better stability and noise characteristics.In this thesis, the injection locking mechanism of the oscillators has been described. A model of synchronization by series injection is proposed. The model is based on the theory of Huntoon and Weiss and inspired by Badets’ work performed on parallel injection. The theory expresses the synchronized frequency range depending on the used topology and the values of the components. The validity of the theory was evaluated by simulation. The results show good agreement between simulation and theory and validate the principle of synchronization by injection.The feasibility of a millimeter ILO synchronized by the harmonic of a reference signal operating at lower frequency has been demonstrated experimentally. The synthesizer was implemented in BiCMOS technology for 130nm applications millimeter of STMicroelectronics. The oscillator operates at 82.5 GHz and performs a frequency range of 2GHz. The noise performance of the synthesizer is satisfactory. The phase noise of the ILO depends on the reference phase noise, and reaches values of -110dBc/Hz at 1MHz from the carrier frequency.

Les MOSFET en SiC sont appelées à remplacer les IGBT en Silicium pour des applications de demandant une plus forte vitesse de commutation. Cependant, les MOSFET en SiC ont encore quelques problèmes de fiabilité, tels que la robustesse de la diode interne ou bien la robustesse de l'oxyde de grille. Cette dernière est liée à l’oxyde de grille des composants du type MOSFET. Des instabilités de la tension de seuil sont aussi signalées. Cette thèse aborde ces deux sujets sur des MOSFET commerciaux 1200 V. L'étude de la diode interne met en évidence que les caractéristiques I-V (de la diode intrinsèque) demeurent stables après l'application d'un stress. Cependant, une dérive surprenante de la tension de seuil apparaît. Des tests complémentaires, en stressant le canal à la place de la diode, avec les mêmes contraintes n'ont pas montré de dérive significative de la tension de seuil. Donc, l'application d'un stress en courant quand le composant est en mode d'accumulation semble favoriser l'apparition des instabilités de la tension de seuil. La robustesse de l'oxyde de grille concerne les instabilités de la tension de seuil, mais aussi l'estimation de la durée de vie à des conditions d'opération nominales. Les résultats obtenus montrent que la durée de vie de l'oxyde de grille n'est plus un problème. Pourtant, le suivi du courant de grille pendant les tests ainsi que les caractérisations de la capacité de grille mettent en évidence des translations de la courbe C(V) à cause des phénomènes d’injection des porteurs et de piégeage, mais aussi la possible présence d’ions mobiles. Aussi, une bonne analyse des dégradations et dérives liées à l’oxyde de grille doit être réalisée. / SiC power MOSFETs are called to replace Si IGBT for some medium and high power applications (hundreds of kVA). However, even if crystallographic defects have been drastically reduced, SiC MOSFETs are always concerned by some robustness issues such as the internal diode robustness or the robustness of the gate oxide. The last one especially affects MOSFETs devices and is linked to the apparition of instabilities in the threshold voltage. This thesis focuses on these two issues. The study of the internal diode robustness highlighted that the I-V curve (of the intrinsic diode) remains stable after the application of a current stress in static mode, but also with the DUT placed in a converter with inductive switchings. These are the most stressful conditions. However, a surprising drift in the threshold voltage has been observed when some devices operates under these conditions; in static mode or in a converter. Complementary tests stressing the channel instead of the internal diode in the same temperature and dissipated power, have not resulted in a drift of the threshold voltage. Thus, the application of a current stress when the device is in accumulation regime could favour the apparition of instabilities in the threshold voltage. The study of the gate oxide focus in the instabilities of the threshold voltage, but also on the expected lifetime of the oxide at nominal conditions. Results obtained shown that the expected lifetime (TDDB) of the oxide is no longer a problem. Indeed, tests realized in static mode, but also in a converter under inductive switching conditions resulted in expected lifetimes well above 100 years. However, the monitoring of the gate current during the test and gate capacitance characterizations C(V) highlighted a shift in the capacitance due to carrier injection and trapping phenomena and probably to the presence of mobile-ions. Still regarding the instabilities of the threshold voltage, classic tests resulted in no significant variations of the threshold voltage at 150 _C. However, at 200 _C the drift observed for some manufacturers is higher than +30%. This is unacceptable for high-temperature applications and evidence that the quality of the gate oxide and the SiC=SiO2 interface must continue to be improved, together with the manufacturing methods to minimize the presence of mobile ions in the substrate.

En raison de leur impact sur la fiabilité des systèmes, les effets du rayonnement cosmique sur l’électronique ont été étudiés dès le début de l’exploration spatiale. Néanmoins, de récentes évolutions industrielles bouleversent les pratiques dans le domaine, les technologies standard devenant de plus en plus attrayantes pour réaliser des circuits durcis aux radiations. Du fait de leurs fréquences élevées, des nouvelles architectures de transistor et des temps de durcissement réduits, les puces fabriquées suivant les derniers procédés CMOS posent de nombreux défis. Ce travail s’attelle donc à la simulation des aléas logiques permanents (SEU) et transitoires (SET), en technologies FD-SOI et bulk Si avancées. La réponse radiative des transistors FD-SOI 28 nm est tout d’abord étudiée par le biais de simulations TCAD, amenant au développement de deux modèles innovants pour décrire les courants induits par particules ionisantes en FD-SOI. Le premier est principalement comportemental, tandis que le second capture des phénomènes complexes tels que l’amplification bipolaire parasite et la rétroaction du circuit, à partir des premiers principes de semi-conducteurs et en accord avec les simulations TCAD poussées.Ces modèles compacts sont alors couplés à une plateforme de simulation Monte Carlo du taux d’erreurs radiatives (SER) conduisant à une large validation sur des données expérimentales recueillies sous faisceau de particules. Enfin, des études par simulation prédictive sont présentées sur des cellules mémoire et portes logiques en FD-SOI 28 nm et bulk Si 65 nm, permettant d’approfondir la compréhension des mécanismes contribuant au SER en orbite des circuits intégrés modernes / The effects of cosmic radiation on electronics have been studied since the early days of space exploration, given the severe reliability constraints arising from harsh space environments. However, recent evolutions in the space industry landscape are changing radiation effects practices and methodologies, with mainstream technologies becoming increasingly attractive for radiation-hardened integrated circuits. Due to their high operating frequencies, new transistor architectures, and short rad-hard development times, chips manufactured in latest CMOS processes pose a variety of challenges, both from an experimental standpoint and for modeling perspectives. This work thus focuses on simulating single-event upsets and transients in advanced FD-SOI and bulk silicon processes.The soft-error response of 28 nm FD-SOI transistors is first investigated through TCAD simulations, allowing to develop two innovative models for radiation-induced currents in FD-SOI. One of them is mainly behavioral, while the other captures complex phenomena, such as parasitic bipolar amplification and circuit feedback effects, from first semiconductor principles and in agreement with detailed TCAD simulations.These compact models are then interfaced to a complete Monte Carlo Soft-Error Rate (SER) simulation platform, leading to extensive validation against experimental data collected on several test vehicles under accelerated particle beams. Finally, predictive simulation studies are presented on bit-cells, sequential and combinational logic gates in 28 nm FD-SOI and 65 nm bulk Si, providing insights into the mechanisms that contribute to the SER of modern integrated circuits in orbit